[发明专利]微处理机2倍核单元设计

摘要

一微处理机能有选择地以总线的速度，或者以数倍总线的速度操作。此微处理机包含有一锁相回路，以产生微处理机内部操作用的时钟信号和总线上传送数据操作用的总线时钟信号。本发明使得微处理机磁心能以与地址/数据总线相同的频率或者为其二倍的频率运行。

主权项

1.一种用于具有总线的计算机系统、由单个集成电路芯片组成的微处理机，所述总线用来在包含微处理机的计算机系统内传输数据，其中所述微处理机被一个外部时钟信号以第一频率同步，所述微处理机包括：时钟产生装置，它用来根据所述外部时钟信号给所述微处理机产生多个时钟信号，所述时钟产生装置包括用于产生至少一个核单元时钟信号的装置和用来产生至少一个总线时钟信号的装置，所述至少一个磁芯时钟信号采用一第二频率，所述至少一个总线信号采用一第一频率，所述第二频率高于所述第一频率，而且所述至少一个总线时钟信号的每个脉冲宽度基本上等于所述至少一个核单元时钟信号的每个脉冲宽度；一个中央处理单元CPU核单元，它被连结以接收并响应于所述至少一个核单元时钟信号，其中所述CPU核单元包括一个用于以所述至少一个核单元时钟信号的时钟速度执行指令的CPU，一个指示存贮装置，用来存贮指令，和一个传输装置，该传输装置与CPU及指令存贮装置相连，用来将指令由所述指令存贮装置传输到所述CPU；及总线控制装置，它与时钟产生装置，CPU核单元及总线相连，并响应于所述至少一个总线时钟信号用来在所述CPU核单元与所述总线之间以所述至少一个总线时钟信号的时钟速度传输数据。