[发明专利]求乘数和被乘数之积的方法、系统、装置和乘法器

摘要

本发明涉及求乘数与被乘数之积的系统及方法。根据本发明的方法，相应于乘数的各位判断乘数是变数还是常数，当乘数为常数时，判数乘数的该位值是否为1，限于乘数的该位值为1的情况生成将表示被乘数的信号作为部分积而输出，将表示被乘数的信号移1位后重新将其设定为表示被乘数的信号。通过相应于乘数的所有位反复进行上述处理，得到求与乘数的各位对应的部分积。

主权项

1.一种求乘数与被乘数之积的方法，其特征在于具有如下处理：(a)对应于乘数的各位，(a-1)判断乘数为变量还是常数；(a-2)当乘数为变量时，根据该乘数的位值，从表示被乘数的信号和表示0的信号中选择一种信号，并且生成表示将选择的信号作为部分积而输出的电路的信息；(a-3)当乘数为常数时，判断乘数的该位值是否为1；(a-4)当乘数的该位值为1时，生成表示把代表被乘数的信号作为部分积而输出的电路的信息；(a-5)在进行过(a-1)-(a-4)的处理之后，生成表示把代表被乘数的信号移1位的移位电路的信息，并将该移位电路的输出信号重新设定为表示在(a-1)-(a-4)的处理使用的被乘数的信号；与乘数的所有位相对应，通过反复进行(a-1)-(a-4)的处理，生成作为乘数的各位与被乘数之积的部分积；(b)判断该部分积的个数为多少；(c)当部分积的个数大于n时，对应于把多个部分积按每n个为1组分割而成的各个部分积群，(c-1)生成表示输入属于该部分积群的n个部分积并且将该n个部分积之间的和作为m(＜n)个部分积而输出的加法电路的信息；与上述多个部分积的所有部分相对应，(c-2)在反复进行过(c-1)的处理之后，将作为在(c-1)的处理中生成的加法电路的输出的所有的部分积与上述多个部分积中未成为在(c-1)的处理中生成的加法电路的输入信号的部分积重新设定为进行(c-1)处理的多个部分积；反复进行(c-1)及(c-2)的处理，直至在(c-2)的处理中设定的新的部分积的个数成为m个为止；(d)当部分积的个数小于m并且大于2时，生成表示输入该个数的部分积并且通过将该部分积之间进行加法运算而求乘数与被乘数之积的最终和电路的信息。