[发明专利]信号处理器无效
| 申请号： | 94120060.4 | 申请日： | 1994-12-23 |
| 公开（公告）号： | CN1149495C | 公开（公告）日： | 2004-05-12 |
| 发明（设计）人： | D·洛伦兹;H·包尔;R·迪埃什;K·赫尔伟格 | 申请（专利权）人： | 皇家菲利浦电子有限公司 |
| 主分类号： | G06F15/80 | 分类号： | G06F15/80 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 王忠忠;张志醒 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 信号处理器包括第一数据处理单元，处理单元包括通过算术或逻辑操作对数据进行处理的处理装置和具有该信号处理器的无线收发两用机。为增加计算速度，特别是增加计算相关函数，或交叉相关函数或用FIR滤波器的数字滤波器的速度，提供与第一数据处理单元(4)并联的至少一其它数据处理单元(5)，单元(5)包括通过算术或逻辑操作对从加到第一数据处理单元(4)的数据中推演出的数据进行处理的处理装置(17，18，19)。 | ||
| 搜索关键词： | 信号 处理器 | ||
【主权项】：
1.包括第一数据处理单元(4)的信号处理器，该第一数据处理单元包括通过算术或逻辑运算对数据进行处理的处理装置(13，14，15)，其特征是，与第一数据处理单元(4)并联操作的至少一第二数据处理单元(5)包括对从加到第一数据处理单元(4)的那些数据推演的数据进行处理的处理装置(17，18，19)；配置数据处理单元(4，5)从所提供的数据形成乘积和对乘积进行求和；在数据处理单元(4，5)内的数据处理装置(13，14，15，17，18，19)在其输入侧具有-乘法器(13，17)，该乘法器的输出耦连到算术/逻辑单元(14，18)的第一输入端，该算术/逻辑单元(14，18)第二输入端耦连到累加器(15，19)的输出端，该算术/逻辑单元(14，18)的输出端耦连到累加器的输入端(15，19)；在每一其它数据处理单元(5)的算术/逻辑单元(18)均设置为一加法器/减法器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皇家菲利浦电子有限公司，未经皇家菲利浦电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/94120060.4/，转载请声明来源钻瓜专利网。
- 上一篇：保持高速缓冲存储器一致性的方法和系统
- 下一篇：自适应视频信号运算处理装置
