[发明专利]在视频和音频信号处理系统中辅助信息输入缓冲器的合理结构无效
| 申请号： | 94190370.2 | 申请日： | 1994-06-10 |
| 公开（公告）号： | CN1110893A | 公开（公告）日： | 1995-10-25 |
| 发明（设计）人： | M·H·费尔特曼 | 申请（专利权）人： | 索尼公司 |
| 主分类号： | H04N7/24 | 分类号： | H04N7/24;H04N7/32 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 程天正,张志醒 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种通过对未压缩的辅助信息与信息流进行多路复用从而产生比特流的方法。在这种方法中，信息流的分割、辅助信息的分割、以及交错等步骤由虚拟的系统目标解码器来控制。这样地来控制这些步骤，使得信息流缓冲器和辅助信息缓冲器既不上溢，也不下溢。 | ||
| 搜索关键词： | 视频 音频 信号 处理 系统 辅助 信息 输入 缓冲器 合理 结构 | ||
【主权项】：
1、一种通过对未压缩的辅助信息与信息流进行多路复用从而产生比特流的方法，其中通过以可变压缩比压缩固定大小的信息信号单元来提供可变大小的信息流单元从而获得该信息流，该辅助信息用于其后对该信息流进行解码，该辅助信息的各单元相应于信息信号的各单元，所述方法包括以下步骤：把信息流按时间分割成信息流各部分；把未压缩的辅助信息按时间分割成辅助信息各部分：把信息流各部分和辅助信息各部分交错开来，以便提供比特流；以及通过利用虚拟系统目标解码器把比特流模拟解码来控制信息流的分割、辅助信息的分割、和交错步骤，该虚拟系统目标解码器包括：分离比特流的多路分离器、串联配置的信息流缓冲器和信息流解码器、串联配置的辅助信息缓冲器和辅助信息处理器，把每一个所述串联的配置连接到多路分离器上，这样地来控制信息流的分割、辅助信息的分割、和交错步骤，使得信息流缓冲器和辅助信息缓冲器既不上溢，也不下溢。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于索尼公司，未经索尼公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/94190370.2/，转载请声明来源钻瓜专利网。
