[发明专利]纠错编码器、纠错解码器和具有纠错码的数据传输系统无效
申请号: | 95103547.9 | 申请日: | 1995-03-24 |
公开(公告)号: | CN1153354C | 公开(公告)日: | 2004-06-09 |
发明(设计)人: | 酒井康行;吉田英夫;时田俊雄 | 申请(专利权)人: | 三菱电机株式会社 |
主分类号: | H03M13/00 | 分类号: | H03M13/00 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 董巍;王岳 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供纠错编码器和纠错解码器,它们经最少次数的移位并行对多个信息码位编码/解码,这使处理时间得以缩短。纠错编码器包括移位寄存器和Galois字段乘法器。编码器能经移位生成预定数目的校验码位,根据并行输入数校验码位数得以减少。纠错解码器的校正子发生器包括多个Galois字段乘法器和Galois字段加法器和移位寄存器来获得预定的校正子生成多项式。校正子多发生器可以经过移位得到所需的校正子,根据并行输入数其数目得以减少。 | ||
搜索关键词: | 纠错 编码器 解码器 具有 纠错码 数据传输 系统 | ||
【主权项】:
1.用于编码信息码位的纠错编码器包括:(A)多个有和校验码位数一样多的级的移位寄存器,用来经最少次移位生成校验码位;以及(B)多个Galois字段加法器和Galois字段乘法器,多个Galois字段乘法器在多个校验码输入端进行乘法运算,用于形成校验-码位-发生-逻辑,这样就利用同时输入的多个码位和移位-寄存器的输出经最少次数的移位产生相同的校验码位,并且用来将校验码位发生逻辑的输出送到移位寄存器。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社,未经三菱电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/95103547.9/,转载请声明来源钻瓜专利网。
- 上一篇:可变长度译码装置及译码方法
- 下一篇:信道编码/解码设备和方法
- 同类专利
- 专利分类