[发明专利]半导体集成电路无效

专利信息
申请号: 95104392.7 申请日: 1995-04-10
公开(公告)号: CN1104695C 公开(公告)日: 2003-04-02
发明(设计)人: 渡部隆夫;中込仪延;石仓和夫;中川哲也;木内淳 申请(专利权)人: 株式会社日立制作所
主分类号: G06F17/16 分类号: G06F17/16;G06T1/00
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 王以平
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 能以高并行度高速进行使用了二维数据运算处理的半导体集成电路,该集成电路具有二维存储阵列(MAR)、通过选择二维存储阵列的字线经数据线并行传送数据的并行数据传送电路(TRC),用从TRC传送的数据并行进行运算处理的运算电路群(PE),各运算电路能通过TRC存取上述二维存储阵列中连续的多条字线和数据线,多个相邻的运算电路具有重迭的二维存储阵列的数据线范围,故能对存储在二维存储阵列中的二维数据并行地进行卷积等运算。
搜索关键词: 半导体 集成电路
【主权项】:
1.一种半导体集成电路,其特征在于包括:存储单元阵列,具有多条数据线、和该多条数据线相交叉的多条字线,以及设在上述多条数据线和多条字线的所希望的交点处的多个存储单元;从所述多条数据线并行传送多个数据的并行数据传送电路;以及用于接收来自所述并行数据传送电路的所述多个数据作为其输入信号的多个运算电路;其中,由所述并行数据传送电路按下列顺序把所述数据线连接到所述运算电路:1)第一连接方式,各数据线连接到第一相应运算电路;和2)第二连接方式,各数据线连接到第二相应运算电路;各数据线的所述第一和第二相应运算电路是相邻的,而且各运算电路按第一和第二连接方式连接到其上的各个数据线是相邻的数据线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所,未经株式会社日立制作所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/95104392.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top