[发明专利]半导体装置及其制造方法无效
| 申请号： | 95105105.9 | 申请日： | 1995-03-31 |
| 公开（公告）号： | CN1052816C | 公开（公告）日： | 2000-05-24 |
| 发明（设计）人： | 齐藤丰;小山内润 | 申请（专利权）人： | 精工电子工业株式会社 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/36;H01L23/60;H01L27/04;H01L21/336 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 萧掬昌,张志醒 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的目的是改进半导体集成电路装置的抗ＥＳＤ能力，使Ｎ沟道型ＭＯＳ晶体管的漏区中的Ｎ－型杂质的表面浓度，在栅电极端的栅电极方向的最大值，大于５Ｅ１８／cm3，并有在表面方向单调变化的浓度分布，该分布中在杂质浓度小于５Ｅ１８／cm3的部分无弯折。从而实现具有高抗ＥＳＤ能力的ＩＣ。 | ||
| 搜索关键词： | 半导体 装置 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件，包括N沟道MOS晶体管和另一个MOS元件，所述N沟道MOS晶体管带有一个第一导电型的半导体衬底，由使用保护层由双层掩膜形成的一个轻掺杂漏区和一个重掺杂漏区，一个栅极和靠近该栅极位于漏区背面的源区，所述N沟道MOS晶体管位于所述半导体器件的输入或输出端；所述MOS元件带有使用栅极由一个掩膜形成的一个轻掺杂漏区和一个重掺杂漏区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于精工电子工业株式会社，未经精工电子工业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/95105105.9/，转载请声明来源钻瓜专利网。
- 上一篇：人类松弛素配方
- 下一篇：不溶于水的交联聚碳酸组合物
- 同类专利
- 专利分类
