[发明专利]存储器存取之接口电路及存储器存取的方法

摘要

本发明提供一种存储器存取之接口电路及存储器存取的方法，本发明的装置及方法同时采用了串行式及并行式的存储器读取之特性，提供一种可有效提高存取速率且降低引脚数目与包装成本的存储器存取接口电路及存储器的存取方法。

主权项

1.一种存储器读取之接口电路，其用以读取一解码存储器单元的数据，该解码存储器单元具有复数个地址，而每一地址对应一数据；其特征在于该接口电路包括：一地址储存电路，用以储存外界分批串行输入之该解码存储器单元的一地址信号，并于同一时间输出该地址信号至该解码存储器单元，该地址存储电路包括：一地址计数寄存器，电连接于该控制电路以及该解码存储器单元，用以储存该地址信号；以及一地址指针器，电连接于该位选择电路、该地址计数寄存器以及该控制电路，依据设定于该位选择电路内的该位数，而产生复数个地址指针信号，并于外界每次输入该解码存储器单元之地址信号时提供一该地址指针信号，作为该地址计数寄存器储存该地址所需之地址指针；一数据缓冲电路，用以寄存该一地址信号对应于该解码存储器单元的数据，该数据缓冲电路包括：一单向数据缓冲器，电连接于该控制电路以及该解码存储器单元，用以暂存由该解码存储器单元所输出对应于该一地址信号的数据，并分次串行输出该解码存储器单元地址所对应的数据；以及一数据指针器，电连接于该位选择电路、该数据缓冲器以及该控制电路，依据设定于该位选择电路内的该位数，产生复数个数据输出指针，该数据缓冲器可依该复数个数据输出指针决定该数据缓冲器每次所应输出的数据位；一位选择电路，电连接于该地址储存电路以及该数据缓冲电路，用以设定该地址储存电路于同一时刻所能接收的位数，以及该数据缓冲电路于同一时刻所能输出的位数；一控制电路，电连接于该地址储存电路以及该数据缓冲电路，用以提供该地址储存电路以及该数据缓冲电路所需要的使能信号，以及该解码存储器单元所需的读写信号。