[发明专利]具有字节校准单元的可变长度码编码及分段装置

摘要

一种用于编码可变长度码(VLC)，并将其可变长度码字分段成N位段用于其传输，且如果其最后一段的长度短于N，在最后一段的最后位和一开始码之间插入具有零值的位，以表示一个码序列的开始以使该开始码的第一位是一字节的最有效位的装置，包括一字节校准单元，产生一代表具有零值的宽度等于可变码字最大长度的一组并行位的伪码字替代可变长度码字，和一个代表包含在最后一段的最后一位与开始码之间的位数的伪长度替代可变长度码字的长度。

主权项

1、一种装置，用于编码由可变长度码字及其长度表示的可变长度码，且用于将可变长度码的可变长度码字分段成N位段进行传输，以及如果该N位段的最后一段的长度短于所述的N，用于在最后一段的最后位和一开始码之间插入具有零值的位，其中该开始码具有一个开始码前缀且该前缀后跟一个识别该开始码的类型的开始码值，以便表示一个码序列的开始，以使该开始码的第一位是一个字节的最有效位，该装置包括：第一寄存器(10)，用于存储一序列源码并响应于一个与这些源码的各输入时间有关的启动信号产生各源码；映像装置(20)，用于将来自第一寄存器的各源码映为各可变长度码以产生各可变长度码字及其长度；第二寄存器(28)，用于接收和存储来自映像装置的每个可变长度码字，并响应于启动信号，用于产生所述各存储的可变长度码字；第三寄存器(30)，用于接收和存储来自映像装置的各可变长度码字的长度，并响应于启动信号，产生所述各存储的长度；字节校准单元(200)，响应于字节校准信号，产生一个表示具有等于可变长度码字的最大位长度的宽度的具有零值的一组并行位的伪码字，和一个表示包含在最后一段的最后一位与开始码之间的位数的伪长度，包括：第一开关(202)，用于响应该字节校准信号输出来自第二寄存器(28)的可变长度码字或零到第一和第二桶形移位器(32，40)；用于对来自加法器(36)的新的相加长度求二进制补码的装置(204)；第二开关(206)，用于响应该字节校准信号输出来自所述第三寄存器(30)或补码装置(204)的长度；第一桶形移位器(32)，用于接收来自字节校准单元(200)的可变长度码字或伪码字以及来自第四寄存器(34)的位串，并响应于代表当前输入的可变长度码字的长度或伪长度的一个第一控制信号，将当前输入的可变长度码字和已链接的可变长度码字链接在一起，或者将已链接的可变长度码字和伪码字进行链接，从而产生一个新的链接的可变长度码字；第四寄存器(34)，用于接收和存储来自第一桶形移位器的链接的可变长度码字，并响应于启动信号，产生所述各链接的可变长度码字；第二桶形移位器(40)，响应于第五寄存器的第二控制信号，用于从该校准单元(200)的伪码字或当前输入的可变长度码字与来自第四寄存器(34)的链接的可变长度码字的组合输入中产生出固定长度段；加法器(36)，用于接收来自字节校准单元(200)的伪长度以及来自第五寄存器(38)的新相加的长度，用于将当前输入的可变长度码字的长度或伪长度与相加的长度进行相加，产生一个新的相加的长度；第五寄存器(38)，用于接收来自加法器(36)的新相加的长度并将新的相加的长度与所述N进行比较，如果新的相加的长度未超过所述N，存储该新的相加的长度，否则存储代表在相加为相加的长度以后超过的位数的余数，并产生表示该第二桶形移位器(40)的固定长度段的有效性一输出有效信号；并响应于启动信号，产生所述各存储的相加的长度作为第二桶形移位器(40)的第二控制信号；及第六寄存器(42)，用于存储来自第二桶形移位器(40)的固定长度段，并响应于启动信号，产生所述各存储的固定长度段。