[发明专利]减少串音用的容性迹线耦合无效
| 申请号： | 95119019.9 | 申请日： | 1995-10-27 |
| 公开（公告）号： | CN1134655A | 公开（公告）日： | 1996-10-30 |
| 发明（设计）人： | B·L·霍夫曼;J·J·费里 | 申请（专利权）人： | 惠特克公司 |
| 主分类号： | H05K13/04 | 分类号： | H05K13/04;H05K10/00 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 叶恺东,马铁良 |
| 地址： | 美国特*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种平面电子器件(10)，例如印刷电路板(PCB)，该器件采用容性迹线耦合来减少器件内和器件所电互连的一对接插件(12，14)内的串音。器件(10)有一个绝缘板(18)，其第一主表面(20)和第二主表面(22)由平行平面形成，沿各主表面(20，22)上分别敷有多对导电迹线对(16)。此外，第二表面(22)上给定对的导电迹线(16-2a，16-4，16-4a)有起码所述导电迹线的一部分长度那么长在垂直方向上与第一表面(20)上毗邻对的导电迹线(16-1a，16-3，16-3a)对齐。 | ||
| 搜索关键词： | 减少 串音 容性迹线 耦合 | ||
【主权项】：
1.一种平面电子器件(10)，采用容性迹线耦合来减少器件内和器件所电互连的一对接插件(12，14)内的串音，所述器件(10)有一个绝缘板(18)，绝缘板(18)具有由两平行平面形成的第一表面(20)和第二主表面(22)，沿所述主表面敷有多个成对的导电迹线(16)，其特征在于，起码大部分相间的所述迹线对(16-1，16-1a，16-3，16-3a)配置在所述第一主表面(20)上，其余的所述迹线对(16-2，16-2a，16-4，16-4a)起码一部分配置在所述第二主表面(22)上，而且所述第二表面(22)上给定的导电迹线对(16-2a，16-4，16-4a)有起码所述导电迹线的一部分长度那么长在垂直方向上与所述第一表面(20)上毗邻的所述导电迹线对(16-1a，16-3，16-3a)对齐。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于惠特克公司，未经惠特克公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/95119019.9/，转载请声明来源钻瓜专利网。
- 上一篇：用于除草的氮杂双膦酸组合物
- 下一篇：羧基化方法的改进
