[发明专利]用来降低内部时钟信号的时钟频率的集成电路和方法无效
| 申请号： | 95193049.4 | 申请日： | 1995-05-09 |
| 公开（公告）号： | CN1157671C | 公开（公告）日： | 2004-07-14 |
| 发明（设计）人： | J·R·尼尔;P·F·布朗;L·W·阿加斯藤;J·古特曼 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F17/00 | 分类号： | G06F17/00;H05K7/20 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 王勇;邹光新 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用来降低半导体器件的内部时钟频率(62、63)的电路(24)和方法，这种降低是在收到第一信号(55)和/或第二信号(56)的基础上进行的。第一信号(55)表示半导体器件上风扇元件的性能已达到不可接受的程度，第二信号表示半导体器件的工作温度高于规定的临界温度。 | ||
| 搜索关键词： | 用来 降低 内部 时钟 信号 频率 集成电路 方法 | ||
【主权项】：
1.一种用来降低内部时钟信号的时钟频率的集成电路，用于其上设有风扇元件的半导体装置内，所述的内部时钟信号由半导体装置内的中心电路使用，所述的集成电路包括：多路复用装置，用来将多个输入时钟信号中的一个时钟信号传送到所述的中心电路中作为所述的内部时钟信号，所述的多个输入时钟信号至少包括一个具有第一时钟频率的第一输入时钟信号和一个具有第二时钟频率的第二输入时钟信号，其中，所述的第一时钟频率大于所述的第二时钟频率；以及逻辑装置，用来选择所述的内部时钟信号，所述的逻辑装置通过一选择线与所述的多路复用装置连接，其中，当所述的选择线未被激活时，所述的逻辑装置选择所述的第一输入时钟信号作为所述的内部时钟信号，而当所述的选择线被激活时，所述的第二输入时钟信号作为所述的内部时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/95193049.4/，转载请声明来源钻瓜专利网。
