[发明专利]利用一个伪静态四晶体管存储单元的高速缓冲存储器无效

专利信息
申请号: 95193397.3 申请日: 1995-05-24
公开(公告)号: CN1093306C 公开(公告)日: 2002-10-23
发明(设计)人: M·梅哈莱尔 申请(专利权)人: 英特尔公司
主分类号: G11C15/00 分类号: G11C15/00;G11C7/00
代理公司: 中国专利代理(香港)有限公司 代理人: 王勇,王岳
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种带有一交叉耦合晶体管(Q10,Q11)和一对传递门(Q12,Q13)的四—晶体管存储单元。在位线预充电期间,四晶体管存储单元通过位线(BL,BL#)和内结点(90,92)之间输送电荷而被刷新。
搜索关键词: 利用 一个 静态 晶体管 存储 单元 高速 缓冲存储器
【主权项】:
1.一种高速缓冲存储器,包括:一个存储单元阵列,它以行和列形式布置,每一行具有一条字线,每一列具有一条第一位线和一条第二位线,每一存储单元具有连接到一个第一结点和一个第一工作电压之间的一个第一晶体管;连接到一个第二结点和该第一工作电压之间的一个第二晶体管,第一和第二晶体管的栅极分别连接到第二和第一结点,使得第一结点存储一个数据位,第二结点存储该数据位的补码;连接到所述第一位线和所述第一结点之间的一个第三晶体管,第三晶体管的栅极连接到所述字线以有选择地将所述第一结点耦合到所述第一位线;以及连接到所述第二位线和所述第二结点之间的一个第四晶体管,所述第三晶体管的栅极连接到所述字线以有选择地将第二结点耦合到所述第二位线;其特征在于:还包括行泽码器装置,用于在对存储单元进行预充电期间对该阵列一个所选择的行和列的一个存储单元上叠加一个刷新周期。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/95193397.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top