[发明专利]多用途纠错计算电路无效

专利信息
申请号: 95195981.6 申请日: 1995-09-15
公开(公告)号: CN1163684A 公开(公告)日: 1997-10-29
发明(设计)人: C·P·祖克 申请(专利权)人: 西尔拉斯逻辑公司
主分类号: H03M13/00 分类号: H03M13/00
代理公司: 中国专利代理(香港)有限公司 代理人: 王勇,邹光新
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 面向位的纠错计算电路执行包括面向位的卷积、求逆、乘法、加法及双向基转换在内的多种数学运算。该电路包括连接成一个卷积电路来对第一寄存器体(400)与第二寄存器体(401)生成一序列内积的三个寄存器体(400、401、402)。各该寄存器体(400、401)具有连接在其串行输入端上的寄存器体加载开关(440、441、442),用于将多个串行多位值中选择的一个加载进寄存器体中,包括有选择地选通寄存器(400、402)中来自各自的反馈电路(450、452)的反馈信号及(除了别的以外)常数值。反馈乘数的值是根据包含在数据纠错中的值的字段长度有选择地可改变的。还包含一个求和电路(320)、一个比较电路(360)及一个双向转换单元,后者用于将一个m位输入值从输入基表示转换成输出基表示。
搜索关键词: 多用途 纠错 计算 电路
【主权项】:
1.一种用于对表示包含在数据的纠错中的值的电信号执行运算的电路,该电路包括:一个第一寄存器体;连接在第一寄存器体中所选择的寄存器上的一个反馈乘法器,用于将第一寄存器体的内容乘以一个反馈乘数;一个第二寄存器体;一个内积电路,用于对第一寄存器体的内容与第二寄存器体的内容生成一个内积;一个第三寄存器体;一个加法器,用于利用至少由内积电路生成的内积与第三寄存器体的内容更新第二寄存器体的内容;其中第二寄存器体与第三寄存器体中至少一个具有一个串行输入端,借此可将一个多位值串行加载到其中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西尔拉斯逻辑公司,未经西尔拉斯逻辑公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/95195981.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top