[发明专利]在数据处理系统中改进系统性能的方法和装置无效
申请号: | 96104502.7 | 申请日: | 1996-04-01 |
公开(公告)号: | CN1122227C | 公开(公告)日: | 2003-09-24 |
发明(设计)人: | M·E·霍普金斯;R·K·内尔 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | G06F15/00 | 分类号: | G06F15/00 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 王勇,马铁良 |
地址: | 暂无信息 | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 计算机处理设备包括一个称为译码指令缓冲器(DIB)的缓冲器,它用于存储代表能并行执行指令的命令组。在由常规的设备执行指令的同时,组格式化装置产生一组LDI,其中每个是可以并行执行的一组原始指令的替代编码。由组格式化装置构成的每组LDI被存储在DIB中,使得同一组指令的下一次执行可以在对功能单元的全互补的基础上直接由DIB执行,而不需要进行相关性和执行时间的分析。 | ||
搜索关键词: | 数据处理系统 改进 系统 性能 方法 装置 | ||
【主权项】:
权利要求书1.计算机处理设备,包括:第一处理机,包括:第一存储器,用于存储将由至少一个第一执行单元执行的指令;一个取指单元,用于根据取指控制信号将指令从所述第一存储器取送到指令队列;一个调度单元,用于调度存储在所述指令队列中的指令给所述至少一个第一执行单元执行;以及,根据由所述至少一个第一执行单元执行指令的结果更新所述取指控制信号的装置;替代编码执行装置,包括多个第二执行单元,一个组格式化装置,用于在由所述第一处理机执行所述指令序列的同时,产生一个由所述调度单元调度以便执行的指令序列替代编码,其中所述替代编码包括一组长译码指令,每条长译码指令包括一组操作字段,每一操作字段对应于所述多个第二执行单元中的一个,并且每个操作字段可以由相应的第二执行单元来执行;第二存储器,用于存储由所述组格式化装置产生的所述替代编码;并且在检测到所述取指控制信号对应于所述第二存储器中存储的所述替代编码时,所述多个第二执行单元执行存储在所述第二存储器中的所述替代编码。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/96104502.7/,转载请声明来源钻瓜专利网。