[发明专利]时钟产生电路,锁相环电路,半导体装置以及设计方法无效
| 申请号： | 96105440.9 | 申请日： | 1996-04-23 |
| 公开（公告）号： | CN1101955C | 公开（公告）日： | 2003-02-19 |
| 发明（设计）人： | 泽井克典;岛津之彦 | 申请（专利权）人： | 三菱电机株式会社 |
| 主分类号： | G06F1/00 | 分类号： | G06F1/00;H03L7/00 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 酆迅 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 作级联连接的多个延时线各自包含有由输入和切断时钟的二个开关元件和共同连接到开关元件的延迟元件组成的、作级联连接的多个延时单元的时钟产生电路。以及包含有这种时钟产生电路的PLL电路和半导体装置。此时钟产生电路的一个延时线中的延时单元的数量K可按下式计算K≥〔{1/(2·N·Fref)}-(Tmul)〕/(Tdmin)。 | ||
| 搜索关键词： | 时钟 产生 电路 锁相环 半导体 装置 以及 设计 方法 | ||
【主权项】：
1.时钟产生电路，其中在多个作级联连接的延时线(DL1…)中输入第一时钟(CLKin)，根据第一时钟(CLKin)和各延时线(DL1…)所输出的第二时钟(CLB，…)的逻辑运算产生第一时钟(CLKin)频率的倍频第三时钟(CLKout)，其特征是各延时线(DL1…)包含有由通断时钟的二个开关元件(TG1，TG3)与共同连接到开关元件(TG1，TG3)的延时元件(I2)组成的、作级联连接的多个延时单元(U0…)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社，未经三菱电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/96105440.9/，转载请声明来源钻瓜专利网。
- 上一篇：带装饰或防伪单元的压箔
- 下一篇：输送管线泄漏监控定位方法及其适用的系统
