[发明专利]用于形成半导体器件杂质结区的方法

摘要

一种用于形成半导体器件的杂质结区的方法。其中浅的杂质结区通过注入大分子量的杂质离子在半导体衬底中选择性地形成缺陷区和无定型区加以形成，从而可改善半导体器件的特性。该方法包括二次光刻，三次离子注入以便分别形成缺陷区、无定型区和杂质结区等步骤。

主权项

1.一种用于形成半导体器件结杂质区的方法，其特征在于包括以下步骤：制备半导体衬底；在所述半导体衬底中形成限定场区和有源区的元件隔离氧化层；在所述半导体衬底上相应于所述有源区的部分形成第一光致抗蚀剂层图形，其中所述第一光致抗蚀剂层图形覆盖不形成结杂质区的部分，且选择性地覆盖待形成结杂质区的有源区部分；在用所述第一光致抗蚀剂层图形作为掩模的条件下，向所述第一光致抗蚀剂层图形的两侧暴露的所述半导体衬底的有源区部分注入第一杂质离子，从而形成缺陷区，所述第一杂质离子包括从锗、硅、砷、锑或铟构成的组中选出的至少一种离子；除去所述第一光致抗蚀剂层图形，然后在暴露的半导体表面上，在相应于不形成结杂质区的部分及相应于待形成结杂质区的有源区部分上未曾覆盖有第一光致抗蚀剂层图形的部分上形成第二光致抗蚀剂层图形；在用所述第二光致抗蚀剂层图形作为掩模的条件下，向所述第二光致抗蚀剂层图形形成后暴露的所述半导体衬底的部分注入第二杂质离子，从而形成无定型区，所述第二杂质离子包括从锗、硅、砷、锑或铟构成的组中选出的至少一种离子；以及除去所述第二光致抗蚀剂层图形，然后在所述半导体衬底上相应于待形成结杂质区的所述有源区部分中注入第三杂质离子，从而形成杂质结区。