[发明专利]多处理系统无效
申请号: | 96111046.5 | 申请日: | 1996-06-19 |
公开(公告)号: | CN1096034C | 公开(公告)日: | 2002-12-11 |
发明(设计)人: | 保科聪;酒井浩;平山秀昭;大森誉史;藤井高广;增渊美生 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | G06F15/16 | 分类号: | G06F15/16 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 王忠忠,张志醒 |
地址: | 日本神*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 用于记录主存储器更新历程的运行记录存贮器,多个CPU将主存贮器的更新历程记录到两个运行记录存贮器的一个之内,并在校验点获得处将其上下文和高速缓冲存贮器的内容写入主存贮器。主存贮器的更新历程被从多个CPU中已经完成校验点处理的一个转换到多个记录存贮器中CPU尚未使用过的另一个内以记录主存贮器的更新历程。可以在不必等待多个CPU中其它一些CPU的校验点获得的情况下重新开始正常处理。 | ||
搜索关键词: | 处理 系统 | ||
【主权项】:
1.一种在多处理器系统中使用的校验点控制装置,所述多处理器系统能够在执行应用程序期间从故障中复原回来,其中,所述的多处理器系统具有至少两个处理的模块(1a-1c),其中的每一个都具有:一个处理器单元(2a-2c),一个高速缓冲器(3a-3c),一个用于利用处理器模块存储与执行应用程序相关数据的共享存储器(7)、一个用于把记录数据作为更新共享存储器之前与处理器模块相关的处理器单元和高速缓冲存储器的数据状态加以记录的运行记录存储器装置和一个用于在共享存储器内以一定间隔存储在与处理器模块相关的处理器单元和高速缓冲存储器中数据状态的装置,其中,多个处理器模块中的每一个单独执行校验点处理,所述的校验点控制装置包括:运行记录存储器部分选择器,配置成用于从运行记录存储器装置中的第一部份和第二部份中选择其一;运行记录数据存储器,配置成用于在记录存储器的选定的部分内存储运行记录数据;和运行记录存储器部分转换器,配置成用于在第一处理器模块执行完校验点处理之后转换到运行记录存储器装置另一部份上以存储与第一处理器模块相关的运行记录数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/96111046.5/,转载请声明来源钻瓜专利网。
- 上一篇:能减小分块效应的视频信号解码装置
- 下一篇:缝纫机压布装置