[发明专利]半导体存储装置

摘要

本发明利用延时写入方式缩小写入所需要的总时间，增大写容限，在写入及读出动作时间上无浪费。具有译码器内的地址寄存器101和与之不同的保持写地址的地址寄存器110。由总线门电路3控制选择保持在寄存器101中的地址，和保持在寄存器110中的地址的哪一方。在读出周期和写入周期的切换中，由总线门电路3及10控制译码路径的成立，使得在从写入周期变为读出周期时高速地译码地址，而在从读出周期变为写入周期时写入地址译码要经延迟时间。

主权项

1.一种具有与时钟信号同步地对存储单元阵列进行存取动作，在确定读出地址信号的读出周期内读出数据，在确定写入地址信号的周期的下一个写入周期内写入数据的延时写入方式的半导体存储装置，包括：在写入动作或读出动作中，为选择上述存储单元阵列内的存储单元而设置的字线和位线；在上述写入动作中在确定上述写入地址信号的周期内选择与写入地址信号对应的上述字线，且保持附加的延迟时间直到在上述下一个写入周期内确定上述数据并在上述位线上出现该数据为止，保持选择上述字线的状态向上述存储单元写入上述数据的装置；在上述读出动作中，在确定上述读出地址信号的读出周期内，选择与读出地址信号对应的上述字线而不保持上述附加延迟时间的装置。