[发明专利]集成电路的制造方法无效
| 申请号： | 96120661.6 | 申请日： | 1996-11-04 |
| 公开（公告）号： | CN1053065C | 公开（公告）日： | 2000-05-31 |
| 发明（设计）人： | 刘家成;陈传迢 | 申请（专利权）人： | 合泰半导体股份有限公司 |
| 主分类号： | H01L21/8232 | 分类号： | H01L21/8232 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 徐娴 |
| 地址： | 中国*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种集成电路的制造方法，其是在硅半导体基板上制造集成电路元件的光刻技术对准标记的制造方法。主要是在覆盖双阱区域的氮化硅层完成之前，利用硅基板中央左右两侧各设置一个对准标记区域的方式，以进行对准，在氮化硅以后的层次，则恢复正常的十个对准标记区域的对准方式，以节省时间及维持制造加工的精确度。 | ||
| 搜索关键词： | 集成电路 制造 方法 | ||
【主权项】：
1、一种集成电路的制造方法，该集成电路的半导体基板内的双阱区包括N型阱区和P型阱区，包括以下步骤：(a)沉积一氧化层于半导体基板上；(b)在第零层上，利用N型阱掩模，仅曝光并蚀刻所述氧化层在所述半导体基板左右两侧各形成对准标记；(c)将N型阱区域用所述对准标记对准；(d)覆盖一层光致抗蚀剂遮蔽所述N型阱以外的区域；(e)在所述硅基板内，注入N型杂质于所述的N型阱区域；(f)去除步骤(d)的光致抗蚀剂；(g)将P型阱区域用所述对准标记对准；(h)覆盖另一层光致抗蚀剂遮蔽所述P型阱以外的区域；(i)在所述硅基板内，注入P型杂质于所述的P型阱区域；(j)去除步骤(h)的光致抗蚀剂；(k)高温热处理，将P型阱及N型阱内的杂质注入；(l)在所述氧化层上沉积一氮化硅层；(m)覆盖一光致抗蚀剂，并将氮化硅层用所述对准标记对准。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合泰半导体股份有限公司，未经合泰半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/96120661.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
