[发明专利]绝缘体上的硅(SOI)衬底的制造工艺无效
| 申请号： | 96121530.5 | 申请日： | 1996-12-12 |
| 公开（公告）号： | CN1076862C | 公开（公告）日： | 2001-12-26 |
| 发明（设计）人： | 阿闭忠司 | 申请（专利权）人： | 佳能株式会社 |
| 主分类号： | H01L21/20 | 分类号： | H01L21/20;H01L21/3065 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王以平 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种ＳＯＩ衬底的制造工艺有效地除去在多孔硅区上的非多孔硅区，并解决了玻璃衬底刻蚀时不可避免的问题和需要较厚的多孔硅区的问题。该工艺包括使单晶硅衬底的表面层成为多孔以形成多孔单晶硅区；在多孔单晶硅区的表面上形成第二非多孔单晶硅区；将支撑衬底通过绝缘区键合到第二非多孔单晶硅区的表面；除去第一非多孔单晶硅区；以及除去多孔单晶硅区，其中除去第一非多孔单晶硅区包括进行干法刻蚀的步骤，在该干法刻蚀中非多孔单晶硅区的刻蚀速率大于多孔单晶硅区的刻蚀速率。$＃! | ||
| 搜索关键词： | 绝缘体 soi 衬底 制造 工艺 | ||
【主权项】：
1.SOI衬底的制造工艺，包括：在衬底的第一非多孔单晶硅区上形成多孔单晶硅区的步骤；在所述多孔单晶硅区上形成第二非多孔单晶硅区的步骤；通过绝缘区将支撑衬底键合到所述第二非多孔单晶硅区的步骤；除去所述第一非多孔单晶硅区和除去所述多孔单晶硅区的步骤，在所述支撑衬底上留下所述第二非多孔单晶硅区，其特征在于，除去所述第一非多孔单晶硅区的所述步骤包括以下步骤：部分研磨所述第一非多孔单晶硅区以便不露出所述多孔单晶硅区；以及用反应离子刻蚀方法除去剩余的所述第一非多孔单晶硅区，以便露出所述多孔单晶硅区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于佳能株式会社，未经佳能株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/96121530.5/，转载请声明来源钻瓜专利网。
- 上一篇：无线电通信的记帐系统
- 下一篇：用于在单张纸印刷机的输送装置中形成纸垛的装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
