[发明专利]包含具有适合于与逻辑电路混装的结构的存储器的存储器集成电路装置无效
| 申请号： | 96180420.3 | 申请日： | 1996-10-28 |
| 公开（公告）号： | CN1135565C | 公开（公告）日： | 2004-01-21 |
| 发明（设计）人： | 大谷顺;山崎彰;奥村直人;樋口崇 | 申请（专利权）人： | 三菱电机株式会社 |
| 主分类号： | G11C11/407 | 分类号： | G11C11/407;H01L27/10 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 姜郛厚;叶恺东 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 寄存器(20、22；20、22、30、32)沿着动态随机存取存储单元阵列(1)的4边的至少相对的2边配置。这些寄存器，通过用于存储单元阵列的内部数据传送的内部数据总线(GIO0-GIO127；GIO0-GIOn；SGIO0-SGIOn)相互连接。沿相对的2边配置的寄存器(20、22；20、22、30、32)的至少1个(20；20、30)，与外部数据总线连接，其余寄存器(22；22、32)通过内部数据总线与内部电路连接。对与外部电路连接的寄存器(20)，设置根据外部控制信号控制动作的外部控制器(62)，对与内部电路连接的寄存器(22)，设置根据来自内部电路的控制信号控制动作的内部控制器(72)。仅当外部电路和内部电路对存储单元阵列(1)的同一地址的存储单元的数据进行读出时，允许外部电路和内部电路同时访问存储单元阵列。 | ||
| 搜索关键词： | 包含 具有 适合于 逻辑电路 结构 存储器 集成电路 装置 | ||
【主权项】：
1.一种存储器集成电路装置，备有：存储单元阵列(1；202a-202d)，具有按行和列排列的多个存储单元(MC)；多条内部数据总线(GIO0～GIO127；GIO0～GIOn)，配置在整个上述存储单元阵列上，用于与上述存储单元阵列的被选定列进行数据的相互传送；多个寄存器(20、22、30、32；206a-206d、208a-208d)，各自包含分别与上述多条内部数据总线对应设置的多个单位寄存电路(25)；及控制装置(62、72；80、82、84、86)，用于响应数据传送指示而有选择地将上述多个寄存器的被选定寄存器与上述多条内部数据总线连接；上述多个寄存器包含对于上述内部数据总线相对配置的寄存器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社，未经三菱电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/96180420.3/，转载请声明来源钻瓜专利网。
- 上一篇：用于高速存储器读操作的总线中点保持电路
- 下一篇：同步型半导体存储装置
