[发明专利]非易失存储器分块结构及冗余性无效
| 申请号： | 96193584.7 | 申请日： | 1996-04-25 |
| 公开（公告）号： | CN1119809C | 公开（公告）日： | 2003-08-27 |
| 发明（设计）人： | O·W·容罗思;M·D·温斯顿 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G11C7/00 | 分类号： | G11C7/00 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 王勇,陈景峻 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 非易失存储器包括一条全局线(48-48n)。多个存储块(块0-块n)和一个冗余块(34-34i)也包括在所述存储器内。每一个块都具有多条局部线和一个译码器(32-32n)，用于当译码器(32-32n)被起动时选择性地将所述全局线(48-48n)连接到所述局部线的一条上并用于当译码器(32-32n)被禁止时使所述局部线和所述全局线(48-48n)绝缘。当多个块(块0-块n)中的一个块被发现是故障块时，利用冗余块(34-34i)替换所述故障块。提供了一个电路，用于当对故障块寻址时禁止所述故障块的译码器(32-32n)和起动冗余块(34-34i)的译码器(35-35i)。 | ||
| 搜索关键词： | 非易失 存储器 分块 结构 冗余 | ||
【主权项】：
1.一种非易失存储器，包括：(A)一条全局线；(B)多个存储块和一个冗余块，每一个块包括：(i)多条局部线；(ii)一个耦合到所述全局和局部线上的译码器，用于当该译码器被起动时根据一个地址信息选择性地将所述全局线耦合到一个局部线上，并用于当该译码器被禁止时使所述局部线和所述全局线绝缘，从而使当存储块中的一个发生故障时，所述故障块不影响所述全局线并能够被所述冗余块所替换；(C)一个用于当对所述故障块寻址时禁止故障块译码器和起动冗余块译码器的电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/96193584.7/，转载请声明来源钻瓜专利网。
