[发明专利]将异步总线适配于同步电路的方法与装置无效
| 申请号： | 96194330.0 | 申请日： | 1996-05-23 |
| 公开（公告）号： | CN1127026C | 公开（公告）日： | 2003-11-05 |
| 发明（设计）人： | 奥里·皮莱南 | 申请（专利权）人： | 诺基亚电信公司 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 付建军 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 许多数字处理器都具有一个受控于两种控制信号(ENA′，RWN)的异步总线。为了将同步存储器与异步总线对接，接口逻辑电路是必不可少的。在用于将数据(DATA)从异步电路(1)传送到同步电路(2)的接口(3)中，当借助于诸触发器使诸定时控制信号(ENA′，RWN)同步于该系统时钟(CKO)时，将待写入的数据写入一个中间存储器(DR)。相应地，在用于将数据(DATA)从同步电路(2)传送到异步电路(1)的接口(4)中，借助于一个触发器电路，将指示从同步电路读出操作的信号(RWN)同步于系统时钟。 | ||
| 搜索关键词： | 异步 总线 同步 电路 方法 装置 | ||
【主权项】：
1.用于在一个系统中将数据(DATA)从异步电路(1)传送到同步电路(2)的存储单元(MEM)和/或寄存器(FREG)并写入由地址(ADDR)决定的位置的方法，该系统包括一个系统时钟(CKO)，并且该系统中的异步电路(1)包括至少一个指示数据传送的信号(ENA′)以及一个指示数据传送方向的信号(RWN)，而且该系统还包括一个用于将所述诸信号(ENA′，RWN)同步于系统时钟(CKO)的同步单元(FF31-FF33)；所述方法包括步骤：当指示数据传送的信号(ENA′)为有效，并且指示数据传送方向的信号(RWN)指明数据从异步电路(1)传送到同步电路(2)时，在异步电路(1)的控制下将数据(DATA)写入第一中间寄存器(DR)，并将同步单元(FF31-FF33)置位；其特征在于：-在所述的数据写入的同时，将地址(ADDR)写入一个第二中间寄存器(AR)；-将数据(DATA)写入同步电路(2)的不同的存储单元(MEM)和/或寄存器(FREG)的操作受控于一个公共的同步单元(FF31-FF33)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于诺基亚电信公司，未经诺基亚电信公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/96194330.0/，转载请声明来源钻瓜专利网。
