[实用新型]一种双VRAM图形显示适配器无效
申请号: | 96223504.0 | 申请日: | 1996-08-23 |
公开(公告)号: | CN2297772Y | 公开(公告)日: | 1998-11-18 |
发明(设计)人: | 吴超;管征 | 申请(专利权)人: | 管征;吴超 |
主分类号: | G09F19/00 | 分类号: | G09F19/00 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 210042 江苏省*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型设有两个在地址空间完全重叠,又是相互独立的显示通道,隔离了单片机与显示控制电路对显示缓冲区的操作,使屏幕干扰、闪烁降至最低,又提高了传输速度。同时,两个显示通道既可用做显示缓冲区,还可用于图形编辑区,可分别对其进行图形编辑,并进行两幅图形之间的快速切换。 | ||
搜索关键词: | 一种 vram 图形 显示 适配器 | ||
【主权项】:
1、一个由外接插座J1、外接插座J2、显示控制器DIR-CON、时序电路TIME等组成的双VRAM图形显示适配器,其特征是:A.该适配器设有两条显示通道控制信号CS1和CS2的信号线,这两条信号线一端与外接插座J1连接,另一端分别与逻辑控制电路LOG-CON(U16)的IN1和IN2连接;B.该适配器设有两个在地址空间上完全重叠,但又相互独立的显示缓冲区VRAM1(U12)和VRAM2(U13),VRAM1(U12)和VRAM2(U13)是两个RAM集成电路,VRAM1(U12)和VRAM2(U13)的地址线分别与地址总线控制电路ADD-C1(U1、U2、U3、U4)和ADD-C2(U5、U6、U7、U8)的输出端连接,VRAM1(U12)和VRAM2(U13)的数据线分别与数据总线控制电路DATA-C1(U10)和DATA-C2(U11)的输出端连接,VRAM1(U12)读有效和写有效控制端分别与逻辑控制电路LOG-CON(U16)的OUT1和OUT2连接,VRAM2(U13)读有效和写有效控制端分别与逻辑控制电路LOG-CON(U16)的OUT3和OUT4连接;C.该适配器设有两个地址总线控制电路ADD-C1(U1、U2、U3、U4)和ADD-C2(U5、U6、U7、U8),ADD-C1(U1、U2、U3、U4)和ADD-C2(U5、U6、U7、U8)的输入端是一组二选一电路,其中一路与该适配器的外接插座J1的地址线(A0~A14)连接,另一路与显示控制电路DIR-CON的地址线(MA0~MA11,MR0~MR2)连接,ADD-C1(U1、U2、U3、U4)的输出端与VRAM1(U12)的地址线连接,ADD-C2(U5、U6、U7、U8)的输出端与VRAM2(U13)的地址线连接,ADD-C1(U1、U2、U3、U4)和ADD-C2(U5、U6、U7、U8)的控制端分别与逻辑控制电路LOG-CON(U16)的OUT6和OUT8连接;D.该适配器设有两个数据总线控制电路DATA-C1(U10)和DATA-C2(U11),DATA-C1(U10)和DATA-C2(U11)是两个可控的8入/8出电路;DATA-C1(U10)和DATA-C2(U11)的输入与外接插座J1的数据总线(D0~D7)连接,DATA-C1(U10)的输出端与VRAM1(U12)和显示输出控制电路DIR-C1(U14)的数据线连接,DATA-C2(U11)的输出端与VRAM2(U13)和显示输出控制电路DIR-C2(U15)数据线连接;DATA-C1(U10)和DATA-C2(U11)的控制端分别与逻辑控制电路LOG-CON(U16)的OUT6和OUT8连接;E.该适配器设有两个显示输出控制电路DIR-C1(U14)和DIR-C2(U15),DIR-C1(U14)和DIR-C2(U15)是两个可控的并/串转换电路;DIR-C1(U14)和DIR-C2(U15)的输入端分别与DATA-C1(U10)、VRAM1(U12)和DATA-C2(U11)、VRAM2(U13)的数据线连接,输出端分别与逻辑控制电路LOG-CON(U16)的IN7和IN8连接;控制端分别与逻辑控制电路LOG-CON(U16)的OUT5和(U22:A)OUT9连接;F.该适配器设有一个逻辑控制电路LOG-CON(U16),LOG-CON(U16)的IN1~IN9分别与CS1、CS2、读信号RD、写信号WR、DIR-CON(U17)的显示允许信号RDY、DIR-C2(U15)的IN6、DIR-C1(U14)的IN7和时序电路TIME(U19)的时序信号IN8连接;逻辑控制电路LOG-CON(U16、U22:A)的OUT1~OUT9分别与VRAM1(U12)和VRAM2(U13)的写有效和读有效控制端、ADD-C1(U1、U2、U3、U4)控制端、ADD-C2(U5、U6、U7、U8)控制端、DATA-C1(U10)控制端、DATA-C2(U11)控制端、DIR-C1(U14)控制端、DIR-C2(U15)控制端和J2连接。逻辑控制电路LOG-CON(U16、U22:A)输入与输出的逻辑关系如下:OUT1=IN1·IN2+IN2·IN8+IN2·IN3OUT2=IN1+IN2+IN4OUT3=IN1·IN2+IN2·IN8+IN2·IN3OUT4=IN1+IN2+IN4OUT5=IN2·IN5OUT6=IN2OUT7=IN6+IN7OUT8=IN2OUT9=IN1·IN5
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于管征;吴超,未经管征;吴超许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/96223504.0/,转载请声明来源钻瓜专利网。