[发明专利]半导体器件的制造方法无效
申请号: | 97102155.4 | 申请日: | 1997-01-24 |
公开(公告)号: | CN1129958C | 公开(公告)日: | 2003-12-03 |
发明(设计)人: | 中川聪;伊东丰二;尾藤阳二;长野能久 | 申请(专利权)人: | 松下电器产业株式会社 |
主分类号: | H01L21/3065 | 分类号: | H01L21/3065;H01L21/3213;H01L21/314 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 王以平 |
地址: | 暂无信息 | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 在半导体衬底上依次形成器件绝缘膜、下白金膜、强电介质膜、上白金膜、钛膜和期望图形的光刻胶掩模。钛膜厚度设为上白金膜、强电介质膜和下白金膜总厚度的十分之一以上。用干蚀法刻蚀钛膜并用灰化处理除去光刻胶掩模。用已图形化的钛膜为掩模,应用把氧气的体积浓度设定为40%的氯与氧混合气体的等离子体的干蚀法刻蚀上白金膜、强电介质膜和下白金膜。由于钛膜被氧化故可得到高的刻蚀选择比。再用应用了氯气的等离子体的干蚀法除去钛膜。 | ||
搜索关键词: | 半导体器件 制造 方法 | ||
【主权项】:
1.一种半导体器件的制造方法,其特征是具有下列工序:在半导体衬底的上边形成由强电介质和高介电系数材料二者之中至少一者构成的刻蚀对象膜;在上述刻蚀对象膜的上边形成叠层掩模,该叠层掩模具有由绝缘物构成的下层掩模和由该下层掩模之上、易于氧化的金属构成的上层掩模,且已图形化;用卤族元素和氧的混合气体的等离子体对上述刻蚀对象膜选择性地进行刻蚀;以及留下上述下层掩模、并除去上述上层掩模,其中,在所述除去上层掩摸的工序中,通过留下所述下层掩摸而使所述刻蚀对象膜不暴露在刻蚀气体中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社,未经松下电器产业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/97102155.4/,转载请声明来源钻瓜专利网。
- 上一篇:无线通信装置和方法
- 下一篇:降解树脂组合物及其制造方法和应用
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造