[发明专利]半导体集成电路的设计方法及其半导体集成电路装置无效

专利信息
申请号: 97103057.X 申请日: 1997-03-07
公开(公告)号: CN1077727C 公开(公告)日: 2002-01-09
发明(设计)人: 渡部隆夫;鲇川一重;藤田良;柳泽一正;田中均 申请(专利权)人: 株式会社日立制作所;日立超爱尔;爱斯;爱工程股份有限公司
主分类号: H01L27/06 分类号: H01L27/06
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 王以平
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 具有多条I/O线的存储器芯、传送电路用模块以及逻辑库并存储在数据库中,用它们进行半导体集成电路装置设计。进而,把具有多条I/O线的存储器芯和逻辑电路配置成各I/O线为同一方向,在I/O线之间配置由多级开关群构成的传送电路。若一级或少数级数的开关群导通,则存储器芯的I/O线和逻辑电路的I/O线连通形成传送图形。进而,以放大器模块、存储体模块、电源模块等功能块的组合构成存储器芯、行序列电路和沿位线方向延伸的多条I/O线。$#!
搜索关键词: 半导体 集成电路 设计 方法 及其 装置
【主权项】:
1.一种半导体集成电路的设计方法,具备下述工序:把用于对多个存储器芯、传送电路模块群和逻辑电路进行合成的基本门电路存储到数据库用存储装置中的工序;从上述多个存储器芯中选择并配置所希望的存储器芯的工序;从传送电路模块群选择所希望的模块,形成传送电路并配置为与上述被选存储器芯邻接的工序;用上述基本门电路合成所希望的逻辑电路,并配置为与上述传送电路邻接的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所;日立超爱尔、爱斯、爱工程股份有限公司,未经株式会社日立制作所;日立超爱尔、爱斯、爱工程股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/97103057.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top