[发明专利]导电体连线的制造方法

摘要

本发明提出一种集成电路导电体连线的制造方法；利用光刻技术在介电层形成浅凹沟和阶梯型深洞孔，然后利用化学气相沉积法沉积一层金属填满浅凹沟和阶梯深洞孔，阶梯型深洞孔提供了较理想的阶梯覆盖能力，再利用等离子体蚀刻技术或化学机械抛光技术去除浅凹沟和阶梯型深洞孔以外区域的金属，以在浅凹沟内形成金属连线，在阶梯型深洞孔内则形成金属栓柱；本发明的方法适用于多层连线集成电路制造。

主权项

1.一种导电体连线的制造方法，其特征在于，是包含下列步骤：在硅半导体晶片表面形成一层第一介电层，所述“硅半导体晶片”表面含有第一导电材料；形成一层第二介电层；利用光刻技术形成第一个光刻胶图形，以所述“第一个光刻胶图形”作为蚀刻掩膜，利用蚀刻技术蚀去所述“第二介电层”和一部份厚度的所述“第一介电层”，以在所述“第一介电层”表面形成浅凹沟；侧向蚀去一部份的所述“第一个光刻胶图形，以露出一部份的所述“第二介电层”，再利用蚀刻技术蚀去露出的所述“第二介电层”，所述蚀刻终止于所述“第一介电层”表面；去除所述“第一个光刻胶图形”；利用光刻技术形成第二个光刻胶图形，所述“第二光刻胶图形”覆盖住一部份的所述“浅凹沟”和一部份的所述“第二介电层”，而露出一部份的所述“浅凹沟”和一部份的所述“第二介电层”；以所述“第二个光刻胶图形”和露出一部份的所述“第二介电层”作为蚀刻掩膜，利用蚀刻技术蚀去露出的所述“第一介电层”，所述等离子体蚀刻终止于所述“第一介电层”底层的“第一导电材料”，使所述“浅凹沟”成为“深凹沟”；去除所述“第二个光刻胶图形”和所述“第二介电层”以在所述“第一介电层”表面形成所述“浅凹沟”和“深凹沟”；形成一层金属层，所述“金属层”并填满所述“浅凹沟”和“深凹沟”；去除所述“浅凹沟”和“深凹沟”以外区域的所述金属层，以在所述“浅凹沟”内形成第一金属连线，在所述“深凹沟”内则形成第一金属栓柱。