[发明专利]集成电路装置无效
申请号: | 97111297.5 | 申请日: | 1997-05-23 |
公开(公告)号: | CN1096023C | 公开(公告)日: | 2002-12-11 |
发明(设计)人: | 岩田俊一;佐藤贡 | 申请(专利权)人: | 三菱电机株式会社 |
主分类号: | G06F9/00 | 分类号: | G06F9/00;G06F12/00 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 杨凯,叶恺东 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供具备控制处理电路及存储电路的工作的控制电路,并且操作性好的集成电路装置。如果从CPU1向控制器5中具备的寄存器RG写入“10”,则输入到门10一个输入端子上的CPU用的时钟屏蔽信号CMS1的逻辑为“0”,时钟信号CLK被门10切断不能传到CPU1上。由此,CPU1停止,抑制了CPU1中的功耗。为了从该状态恢复,使用者经由端子T1把中断请求输入到控制器5上。 | ||
搜索关键词: | 集成电路 装置 | ||
【主权项】:
1.一种集成电路装置,具备:具有可以改变设定值的寄存器装置,并根据该寄存器装置的设定值而输出自控制请求和待机请求的控制电路;在从所述控制电路给与所述待机请求之际停止发生同步信号的同步信号发生电路;与所述同步信号同步并工作,并执行将设定值写进所述寄存器的指令的处理电路;在接受所述同步信号的同时工作,而在从所述控制电路接受所述自控制请求时独立地进行自身内容保持工作的存储电路;其特征在于,根据来自所述处理电路的指令,写进所述寄存器装置的所述设定值表示第1逻辑时,所述控制电路通过将所述自控制请求和所述待机请求分别顺序授与所述存储电路和所述同步信号发生电路,而便自身内容保持工作在所述存储电路进行,和所述同步信号发生电路停止同步信号的发生。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社,未经三菱电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/97111297.5/,转载请声明来源钻瓜专利网。
- 上一篇:节流装置及其运行方法
- 下一篇:容器