[发明专利]叠层型半导体芯片封装无效
| 申请号： | 97113483.9 | 申请日： | 1997-05-27 |
| 公开（公告）号： | CN1086059C | 公开（公告）日： | 2002-06-05 |
| 发明（设计）人： | 赵在元 | 申请（专利权）人： | LG半导体株式会社 |
| 主分类号： | H01L23/48 | 分类号： | H01L23/48;H01L23/50;H01L25/065 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 黄敏 |
| 地址： | 韩国忠*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 引线在芯片上的结构的叠层型半导体芯片封装是封装中层叠芯片的改型，包括多根引线，每根引线有带弯曲部分的内引线和从内引线伸出的外引线；下边半导体芯片，它有多个中心焊盘并位于内引线下；上边半导体芯片，它有多个侧边焊盘并位于内引线上；至少一个以上的插在内引线和每个上边和下边半导体芯片之间的双面粘接绝缘件；多根导丝，每根导丝使一个焊盘与一根内引线之间电连接，和密封除外引线以外的元件的模制体。 | ||
| 搜索关键词： | 叠层型 半导体 芯片 封装 | ||
【主权项】：
1.一种叠层型半导体芯片封装，包括：多根引线，每根引线有带弯曲部分的内引线和从内引线延伸出的外引线；下边半导体芯片，它有多个中心焊盘并位于内引线下面；上边半导体芯片，它有多个侧边焊盘并位于内引线上面；至少一个以上插入内引线与每个上边和下边半导体芯片之间的双面粘接绝缘件；多根导丝，每根导丝使一个焊盘与一根内引线之间电连接；和密封除外引线之外的元件用的模制体。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于LG半导体株式会社，未经LG半导体株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/97113483.9/，转载请声明来源钻瓜专利网。
