[发明专利]半导体存储器件及其制造方法无效

专利信息
申请号: 97114679.9 申请日: 1997-07-16
公开(公告)号: CN1104054C 公开(公告)日: 2003-03-26
发明(设计)人: 洪基恪 申请(专利权)人: LG半导体株式会社
主分类号: H01L27/105 分类号: H01L27/105;H01L21/8239
代理公司: 北京市柳沈律师事务所 代理人: 黄敏
地址: 韩国忠*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种适于降低单元区与外围电路区之间台阶覆盖的半导体存储器件及其制造方法;半导体存储器件有存储数据的单元阵列区和控制存储数据的输入和输出的外围电路区,该器件包括形成于单元阵列区的字线和位线,用于连接单元阵列区中各单元;形成于邻近单元阵列区的外围电路区上的虚设图形层,用于降低单元阵列区和外围电路区之间的台阶覆盖。
搜索关键词: 半导体 存储 器件 及其 制造 方法
【主权项】:
1.一种半导体存储器件,该器件包括:在其上限定了单元阵列和外围电路区的半导体衬底;形成于单元阵列上的多个字线;在每个字线的两侧面处半导体衬底表面下形成的杂质扩散区;形成于邻近单元阵列的外围电路区上的字线虚设图形层;形成于包括字线和字线虚设图形的半导体衬底上的第一绝缘层,该层有杂质扩散区的接触孔;为与第一绝缘层上字线一侧的杂质扩散区接触而形成的多个位线;形成于字线虚设图形层上的第一绝缘层上的位线虚设图形;形成于包括位线和位线虚设图形层的第一绝缘层上的第二绝缘层;在第二绝缘层上且其一个电极与字线另一侧的杂质扩散区接触的电容;形成于包括电容的第二绝缘层上的第三绝缘层;形成于第三绝缘层上的多层金属布线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于LG半导体株式会社,未经LG半导体株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/97114679.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top