[发明专利]改进了的DRAM用主放大电路和输入输出总线无效
| 申请号： | 97117157.2 | 申请日： | 1997-07-18 |
| 公开（公告）号： | CN1178987A | 公开（公告）日： | 1998-04-15 |
| 发明（设计）人： | 和田省治 | 申请（专利权）人： | 株式会社日立制作所;日立超爱尔·爱斯·爱工程股份有限公司 |
| 主分类号： | G11C11/40 | 分类号： | G11C11/40 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王以平 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 存储器与写入放大器驱动并预充电二个I/O总线。主放大器包括分离和预充电区及激活区。激活区在总线分离时驱动预充电信号。还包括主输出总线和测试输出总线使存储器工作于正常模式和测试模式。测试模式可同时访问二倍存储单元,缩短测试时间。大数据宽度可生产相对大电容的输出总线,使其电阻小。小数据宽度可生产带有相对小的电容的输出总线,使其电阻大。结果各输出总线的时间常数非常接近。 | ||
| 搜索关键词： | 改进 dram 放大 电路 输入输出 总线 | ||
【主权项】：
1、一种与写入放大器电路一起工作的用于半导体存储器的主放大器电路，二种电路都工作于第一正电压电平且能够选择性地将二个I/O总线驱动和预充电至第二正电压电平，此种主放大器电路包含：一个能够分离二个I/O总线并能够预充电此二个I/O总线的预充电电路；以及一个用来驱动信号以激活第一区段的激活电路；其中的信号只当二个I/O总线被分离时才启动第一区段对二个I/O信号进行预充电。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所;日立超爱尔·爱斯·爱工程股份有限公司，未经株式会社日立制作所;日立超爱尔·爱斯·爱工程股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/97117157.2/，转载请声明来源钻瓜专利网。
- 上一篇：含油活塞环
- 下一篇：一种新的保健品及其制造方法
