[发明专利]半导体集成电路的定时劣化模拟装置和模拟方法

摘要

为避免对可靠性的过度要求，在设计阶段预测LSI随时间的劣化并模拟劣化后动作的装置和方法。可靠性库生成装置驱动电路可靠性模拟器生成可靠性库。单元延时劣化估算装置，参照可靠性库估算各单元延迟随时间而劣化的程度。定时劣化估算装置根据延迟劣化程度估算劣化后各单元的延迟，并生成劣化后定时。逻辑模拟器以劣化后定时为基础，模拟劣化后动作。因此，可切合实际的动作以良好的精度表现各信号通路的定时劣化。

主权项

1.一种半导体集成电路的定时劣化模拟装置，其特征在于，具备：单元延时劣化估算装置，用于边参照表示电路单元的特性劣化程度对规定的动作条件的依赖性的可靠性库，边根据上述半导体集成电路动作时的该电路单元的上述规定的动作条件的值，估算构成作为对象的半导体集成电路的各电路单元的延时的随时间而发生的劣化程度；半导体集成电路定时劣化估算装置，用于根据用上述单元延时劣化估算装置估算出来的各电路单元的延时劣化程度，估算随时间而发生的劣化后的上述半导体集成电路中的各电路单元的延时，且根据用上述半导体集成电路定时劣化估算装置估算出来的劣化后的上述半导体集成电路中的各电路单元的延时，模拟上述半导体集成电路的劣化后的动作。