[发明专利]时间测量装置无效
| 申请号： | 97117940.9 | 申请日： | 1997-09-03 |
| 公开（公告）号： | CN1176416A | 公开（公告）日： | 1998-03-18 |
| 发明（设计）人： | 工藤高裕;高桥正人;加藤修久;中村公弘 | 申请（专利权）人： | 富士电机株式会社 |
| 主分类号： | G04F10/00 | 分类号： | G04F10/00 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 杨国旭 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于以时钟信号为基础测量输入信号的持续时间的时间测量装置,包括第一门电路;一个用于保持在时钟信号下降时刻的门信号的第一保持电路;一个用于保持在时钟信号上升时刻的门信号的第二保持电路;一个第二门电路;一个用于保持第二保持电路在第一保持电路的输出前沿时刻的输出状态的第三保持电路;一个第四保持电路;以及一个用于对第二门电路输出的时钟信号进行计数的计数器电路。计数数值根据第三和第四保持电路的输出校正。 | ||
| 搜索关键词： | 时间 测量 装置 | ||
【主权项】：
1.一种用于以时钟信号为基础测量输入信号的时间宽度的时间测量装置，包括：第一门电路装置，用于根据对输入信号的计数数值生成一个门信号；第一保持装置，用于保持在时钟信号的下降时刻的门信号；第二保持装置，用于保持在时钟信号的上升时刻的门信号；第二门电路装置，用于根据所述第一和第二保持装置输出信号的宽度之一让时钟信号通过；第三保持装置，用于保持所述第二保持装置在所述第一保持装置的输出的前沿时刻的输出状态；第四保持装置，用于保持所述第二保持装置在所述第一保持装置的输出的后沿时刻的输出状态；以及计数装置，用于对所述第二门电路装置输出的时钟信号进行计数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士电机株式会社，未经富士电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/97117940.9/，转载请声明来源钻瓜专利网。
- 上一篇：动态时分多址的系统和方法
- 下一篇：成像装置及其制造方法
