[发明专利]制作半导体器件中多层互连的方法无效
| 申请号： | 97118002.4 | 申请日： | 1997-08-29 |
| 公开（公告）号： | CN1121717C | 公开（公告）日： | 2003-09-17 |
| 发明（设计）人： | 张胜铉;金锡泰;朴永薰 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 制作半导体器件中多层互连的方法，在包括第一隔离层的衬底上制作厚度为Y1的导电层图形。在产物的整个表面上制作第二隔离层。在第二隔离层上制作厚度为(2×Y1)/3的与导电层图形相隔至少3×Y1的下导电层图形。在产物的整个表面上制作第三隔离层。在第三隔离层上制作由旋涂玻璃组成的整平层以暴露导电层图形和下导电层图形上的第三隔离层。可防止在台阶部位的SOG上产生微裂纹。 | ||
| 搜索关键词： | 制作 半导体器件 多层 互连 方法 | ||
【主权项】：
1.一种制作半导体器件中多层互连的方法，它包含下列步骤：(a)在包括第一隔离层的半导体衬底上制作一个厚度为Y1的导电层图形；(b)在包括导电层图形的产物的整个表面上制作一个第二隔离层；(c)在第二隔离层上制作一个比导电层图形更薄且与导电层图形相隔至少3×Y1的下导电层图形；(d)在包括下导电层图形的产物的整个表面上制作一个第三隔离层；(e)在第三隔离层上制作一个由旋涂玻璃组成的SOG层以暴露导电层图形和下导电层图形上的第三隔离层；(f)在SOG层上制作一个第四隔离层；(g)借助于腐蚀第四和第三隔离层而制作通孔以暴露下导电层图形；以及(h)制作一个上导电层图形以便通过通孔而与下导电层图形形成接触。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/97118002.4/，转载请声明来源钻瓜专利网。
- 上一篇：黑骨炭和黑骨炭粉粒及其制作方法
- 下一篇：乳液均聚物和共聚物的制备及其设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
