[发明专利]一种制造低介电常数中间层的集成电路结构的方法

摘要

一种含有低介电常数介质层的互连结构形成于集成电路的内部。与导电互连相邻的二氧化硅层部分被消除以露出氮化硅腐蚀停止层。在露出的氮化硅腐蚀停止层部分和导电互连上面形成一低介电常数介质层。去除介质层的一部分以露出导电互连的顶部表面，以在相邻导电互连间形成多个介质层部分。从而减小多个导电互连之间的交叉干扰，同时避免散热减少和机械张力增加产生的缺陷。

主权项

1.一种用于形成半导体器件的方法，其特征在于该方法有以下步骤：形成具有第一沟槽区和与第一沟槽区分离的第二沟槽区的第二介质层(18)，所述第二介质层具有第一介电常数e1；在第一沟槽区中形成第一导电区(21)，并在第二沟槽区中使用第一平面化处理形成第二导电区(21)，第二导电区与第一导电区横向分离，其中第一导电区与第二导电区被第二介质层的中间部分分隔；去除第二介质层的中间部分以在第一导电区与第二导电区之间形成间隙；形成具有第二介电常数e2的第三介质层(22)，其中e2≤3.5并且e2＜e1，第三介质层覆盖在第一导电区和第二导电区的上面，并且含有填充上述间隙的第一部分；抛光第三介质层的顶部以露出第一导电区或第二导电区中至少一个的顶部表面，其中第三电介质层的第一部分保持在间隙内。