[发明专利]将异步传送方式网络中恒定比特率的通信分段与重组的装置与方法

摘要

一种对恒定比特率(CBR)通信分段与重组的装置和方法，通过得到一种标准化的和简单的状态转变。因此可以适应T1/E1连接数目的增加。本发明的装置还可以与ATM交换机(如ATM收发机)连接以代替常规的音频交换机。因此大大减少了大规模交换机的安装体积与费用。

主权项

1.一种在ATM网络中分段与重组恒定比特率通信的装置，其特征在于包括：一ATM信元产生单元，用于读取一包括在外部T1/E1帧中的值并根据读取的值产生一ATM信元；和一T1/E1帧产生单元，用于读取一外部ATM信元并根据读取的ATM信元产生一T1/E1帧，其中该ATM信元产生单元包括：一状态定时产生块用于从外部接收时钟信号(8K，N*8K和CLK)，由此构成一有限自动机和多个计数器；一串行—并行转换器用于从外部接收时钟信号(N*8K，N*8K*8K)并从T1/E1收发机接收串行数据，该串行—并行转换器用于将收到的串行数据转换为8位并行数据；一时隙数据—信元块，用于与经状态定时产生块加到其上的时钟信号(N*8K)同步地从串行—并行转换器中读取并行数据，提取输入的T1/E1帧的时隙数据，根据从传送信元缓冲器所读取的控制信息确定所提取的数据是否应当被放弃，当所提取的数据有效时，记录所提取数据到相关传送信元缓冲器内，并当ATM信元全部积存在相关的传送信元缓冲器内时记录完整信元队列中的相关信元缓冲识别符；一传送信元控制块，用于响应于表示由状态定时产生块构成的有限自动机的状态的信号而搜索整个信元队列，由此记录在一外部单元缓冲器内的相关传送缓冲器中的ATM信元(CELL_WR和CELL_DATA)；一CPU访问块，用于响应一由状态定时产生块构成的指示有限自动机状态的信号而控制一CPU以及传送信元缓冲器的访问，由此从有关的CPU接收信号(CPU_CS，CPU_RW和CPU_ADDR)，同时将CPU数据(CPU_DATA)与有关的CPU的CPU数据(CPU_DATA)进行交换；一传送信元缓冲器访问块，用于根据一由状态定时产生块构成的指示有限自动机状态的信号控制时隙一信元数据块、传送信元控制块和CPU访问块对传送信元缓冲器的访问，由此将传送信元缓冲器信号(TCB_CS，TCB_RW和TCB_ADDR)传送给传送信元缓冲器，同时将传送信元缓冲器数据(TCB_DATA)与传送信元缓冲器交换，并且，该T1/E1帧产生单元包括：一状态定时产生块，用于外部接收时钟信号(8K，N*8K和CLK)，由此构成一有限自动机和多个计数器；一接收信元控制块，用于响应一个由状态定时产生块构成的指示有限自动机状态的信号而读取一输入ATM信元(CELL_DATA)，由此确定输入的ATM信元是否有效，并在该输入的ATM信元有效时将读取的数据(CELL_RD)作为一ATM信元记录在相关的接收信元缓冲器中；一信元—时隙数据块，用于与经状态定时产生块加到其上的时钟信号(N*8K)同步地读取接收信元缓冲器，并根据所读取的数据产生一并行数据以在要产生的T1/E1帧的相关时隙上记录读取的数据；一并行—串行转换器，用于从外部接收时钟信号(N*8K和N*8K*8K)，将从信元—时隙数据块收到的并行数据转换为串行数据，并在T1/E1帧的相关时隙上记录该串行数据；一CPU访问块，用于响应一由状态定时产生块构成的指示有限自动机状态的信号而控制CPU以及传送信元缓冲器入口，由此从有关的CPU接收信号(CPU_CS，CPU_RW和CPU_ADDR)，同时将CPU数据(CPU_DATA)与有关的CPU的CPU数据(CPU_DATA)进行交换；和一接收信元缓冲器访问块，用于根据一由状态定时产生块构成的指示有限自动机状态的信号控制接收信元控制块、CPU访问块和信元—时隙数据块对接收信元缓冲器的访问，由此将接收信元缓冲器信号(RCB_CS，RCB_RW和RCB_ADDR)传送给接收信元缓冲器，同时将传送信元缓冲器数据(RCB_DATA)与接收信元缓冲器交换。