[发明专利]地址变换检测加法电路无效
| 申请号： | 97120126.9 | 申请日： | 1997-11-06 |
| 公开（公告）号： | CN1114270C | 公开（公告）日： | 2003-07-09 |
| 发明（设计）人： | 黄明夏 | 申请（专利权）人： | LG半导体株式会社 |
| 主分类号： | H03K19/00 | 分类号： | H03K19/00 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 陆弋 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在上拉时使进行上拉的PMOS晶体管的栅极输入电压保持在中间电平的地址变换检测加法电路，该电路包括：进行上拉的PMOS晶体管；把多个ATD信号相加的地址变换检测加法单元；延迟地址变换检测加法节点信号的延迟单元；及多个反相器，还包括用于使PMOS晶体管的输入电平保持在中间电平的输入信号发生单元，代替与PMOS晶体管的栅极输入相连的NAND门，所以，尽管输入了短脉冲的ATD信号，但仍能使地址变换检测加法信号的宽度增大成和短脉冲的ATD信号一样宽，启动地址变换检测加法信号，以灵敏地响应短脉冲，从而防止芯片工作故障。 | ||
| 搜索关键词： | 地址 变换 检测 加法 电路 | ||
【主权项】：
1.一种地址变换检测加法电路，包括：上拉装置，用于对输入信号执行上拉；地址变换检测加法单元，把上拉装置的输出与多个NMOS晶体管的输出相加，这些NMOS晶体管分别接收地址变换检测(ATD)信号；延迟单元，用于延迟来自地址变换检测加法单元的信号；和输入信号发生单元，其与延迟单元相连，并且当ATD信号为短脉冲ATD信号时，其使上拉装置的输入信号保持在中间电平。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于LG半导体株式会社，未经LG半导体株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/97120126.9/，转载请声明来源钻瓜专利网。
