[发明专利]具有自对准触点半导体存储器件的制造方法有效
申请号: | 97121269.4 | 申请日: | 1997-10-30 |
公开(公告)号: | CN1123927C | 公开(公告)日: | 2003-10-08 |
发明(设计)人: | 潘涍同;崔铉哲;崔昌植 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242;H01L21/82 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 王永刚 |
地址: | 暂无信息 | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 制造半导体存储器件的方法,包括:在衬底上形成被氮化物隔离层覆盖的栅电极。在栅电极之间的衬底表面上形成热氧化物层。然后,在整个表面上形成刻蚀阻挡层到使得栅电极之间的间隙不被隐埋的合适厚度。然后,形成覆盖栅电极之间间隙和顶部的第一ILD膜并使之图形化形成暴露隔离层和刻蚀阻挡层的压焊区焊盘孔。然后去除刻蚀阻挡层和热氧化物层以暴露衬底表面,用导电材料填充压焊区焊盘孔以形成压焊区焊盘。 | ||
搜索关键词: | 具有 对准 触点 半导体 存储 器件 制造 方法 | ||
【主权项】:
1、制造半导体器件的方法,包括步骤:(a)在半导体衬底上形成栅电极,栅电极覆盖有氮化物隔离层;(b)在(a)步骤中所得结构的整个表面上形成使得栅电极之间的间隙不被隐埋的合适厚度的刻蚀阻挡层;(c)形成覆盖栅电极之间的间隙和栅电极顶部的第一层间介质(ILD)膜,形成该第一ILD膜的步骤包括以下步骤:(c1)在具有刻蚀阻挡层的所得结构上形成第一氧化物层;(c2)用刻蚀阻挡层作为刻蚀中止点刻蚀第一氧化物层以形成平面化的第一氧化物层;以及(c3)在平面化的第一氧化物层上形成第二氧化物层;(d)使第一ILD膜图形化形成暴露隔离层和刻蚀阻挡层的压焊区焊盘孔;(e)去除刻蚀阻挡层以暴露半导体衬底的表面;(f)用导电材料填充压焊区焊盘孔以形成压焊区焊盘;(g)在具有压焊区焊盘的所得结构上形成第二ILD膜;(h)使第二ILD膜图形化形成暴露压焊区焊盘部分表面的位线接触孔;(i)在位线接触孔中形成位线接触栓;和(j)在步骤(i)的所得结构上形成位线,该位线连结到位线接触栓。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/97121269.4/,转载请声明来源钻瓜专利网。
- 上一篇:视频信息智能管理系统
- 下一篇:图像形成装置中的消电技术及清洁技术的改良
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造