[发明专利]半导体装置及其制造方法

摘要

本发明的目的在于，提供能消除阈值与扩散层泄漏的折衷关系、同时使栅氧化膜的形成无须分多次进行的半导体装置和制造方法。在N沟道型MOS晶体管T41～T43的栅电极4A～4C中，由于杂质剂量各自不同，所以杂质浓度也各不相同，在构成时使栅电极中的杂质浓度按预计的阈值较高的顺序依次减低。

主权项

1.一种半导体装置，在半导体衬底上具有第1至第3类晶体管， 其特征在于： 上述第1类晶体管备有在上述半导体衬底的表面内形成的第1导 电型的第1半导体层、在上述第1半导体层内有选择地形成的第1导 电型的第1沟道掺杂层、及在上述第1半导体层的上部与上述第1沟 道掺杂层相对的位置上形成的第1控制电极； 上述第2类晶体管备有在上述半导体衬底的表面内形成的第1导 电型的第2半导体层、在上述第2半导体层内有选择地形成的第1导 电型的第2沟道掺杂层、及在上述第2半导体层的上部与上述第2沟 道掺杂层相对的位置上形成的第2控制电极； 上述第3类晶体管备有在上述半导体衬底的表面内形成的第1导 电型的第3半导体层、在上述第3半导体层内有选择地形成的第1导 电型的第3沟道掺杂层、及在上述第3半导体层的上部与上述第3沟 道掺杂层相对的位置上形成的第3控制电极，上述第1控制电极在其 内部备有第2导电型杂质层，在垂直于上述半导体衬底的深度方向上 的浓度分布与上述第2和第3控制电极中的杂质浓度分布不同，上述 第1至第3沟道掺杂层具有相同的杂质浓度分布； 上述第1类晶体管备有在上述第1半导体层内有选择地独立形成 的一对第2导电型的第1半导体区、及在上述一对第1半导体区之间 的上述第1半导体层的上部形成的第1栅氧化膜； 上述第1控制电极在上述第1栅氧化膜上形成，上述第1沟道掺 杂层在上述第1半导体层内的上述一对第1半导体区之间形成，上述 第2类晶体管备有在上述第2半导体层内有选择地独立形成的一对第 2导电型的第2半导体区、及在上述一对第2半导体区之间的上述第2 半导体层的上部形成的第2栅氧化膜； 上述第2控制电极在上述第2栅氧化膜上形成，上述第2沟道掺 杂层在上述第2半导体层内的上述一对第2半导体区之间形成，上述 第3类晶体管备有在上述第3半导体层内有选择地独立形成的一对第 2导电型的第3半导体区、及在上述一对第3半导体区之间的上述第3 半导体层的上部形成的第3栅氧化膜； 上述第3控制电极在上述第3栅氧化膜上形成，上述第3沟道掺 杂层在上述第3半导体层内的上述一对第3半导体区之间形成，上述 第1至第3控制电极备有杂质浓度各自不同的第1至第3杂质层，上 述第1至第3栅氧化膜具有相同的厚度，上述第1至第3沟道掺杂层 具有相同的杂质浓度。