[发明专利]具有分布RAM的现场可编程门陈列

摘要

一种现场可编程门阵列，具有可编程逻辑单元(11；12)和本地和直快总线(19，21，23，25)总线网络。总线网络有效地把矩阵分成单元块(15)，每个块具有其自已不同的本地总线。直快总线利用中继开关单元(27)延伸过一个以上的单元块，中继开关单元(27)还把本地总线连接到直快总线上。把单元分成块，中继器在块之间边界(13)上以行和列对齐，从而在块的角上产生空间，可以用RAM块(83)、其它存储结构、特殊逻辑结构或连接到总线网络上的其它专用功能元件填充。RAM块(图13)可以是单端或双端SRAM(85)，通过总线(86；178，179)寻址。RAM块中相邻的列对可以用同一组总线(图14)来寻址。其它特殊或专用逻辑也可以填充这些角空间。逻辑单元直接连接到相邻单元，包括对角相邻的单元(图3)，还连接到本地总线上。直快总线的结构最好是交叉的，这样，它们以另一种方式连接到非连续中继器(27)上(图11)。I/O端口(17)连接到矩阵周边的单元和总线网络上。较佳的是端口连接到一个以上的单元和一根以上的总线行或列上，每个周边单元可以连接到几个I/O端口的任何一个上(图16，18，19)。

主权项

1、一种可配置的逻辑集成电路，包含：一组输入和输出端，多个非专用的可编程逻辑单元，组织成具有单元的单元块，在每个块中，沿块内的路径彼此通信，块沿跨越一个以上块的路径彼此通信，所述路径中的一部分或全部可耦连到所述端子上，以及多个设置在所述块之间空间内的专用功能元件，每个专用功能元件与单元块相关联，并可连接到与该块相关的路径上，所述专用功能元件包含存储器结构；所述路径形成总线网络，沿逻辑单元的行和列分布；所述总线网络包括各块内部的本地总线组和跨过多个块的直快总线组，任一组内的本地总线可彼此连接，还可有选择地连接到与该组相关的块内的逻辑单元上，直快总线有选择地彼此连接和与本地总线连接，但不直接连接到任一逻辑单元上；所述总线网络还包括沿所述总线间隔设置一组中继开关单元，并有选择地把直快总线彼此连接和连接到相关本地总线上，还使连接到其上的直快总线，跨过一个以上的逻辑单元块；所述中继开关单元沿所述块之间的边界以行和列对齐，因而，在中继开关单元的所述行和列交叉的块的角上留出空间，所述专用功能元件位于中继开关单元的行和列交叉的所述空间内。