[发明专利]具有陡峭边沿的延迟级

摘要

本发明涉及了一个由带有高阻抗晶体管的反相器(M1，M2)和一个与其串联的带有低阻抗晶体管(M3，M4)的反相器组成的延迟级，在这个延迟级里在低阻抗反相器的晶体管的栅极和延迟级的输出端D之间含有一个MOS电容。通过这个电路带有陡峭边沿的延迟级能够以相对少量的器件费用被实现。

主权项

1.延迟级，其中，第一个反相器和第二个反相器被串联起来，第一反相器具有一个p型沟道-MOS-晶体管(M1)和一个N型沟道-MOS-晶体管(M2)，它们的漏极-源极-段相互串联连接并且它们的栅极端子相互连接，其中第一反相器的相互连接的栅极端子构成第一反相器的输入端并且与延迟级的输入端(E)相连接，而第二反相器的输出端与延迟级的输出端(D)相连接，第一反相器的输出端通过p沟道-MOS-晶体管(M1)的漏极-源极-段与N沟道-MOS-晶体管(M2)的漏极-源极-段的连接点构成并且和第二反相器的输入端(V)相连接，在此，第二反相器含有P型沟道MOS晶体管(M3)和n型沟道MOS晶体管(M4)，这两个晶体管的漏极接点和延迟电路的输出端(D)相连，其特征在于：在与第二反相器的输入端(V)相连的P型沟道MOS晶体管(M3)的栅极及n型沟道MOS晶体管(M4)的栅极和延迟电路输出端(D)之间含有一个由作为电容构造的P型沟道MOS晶体管(M5)和一个作为电容构造的n型沟道MOS晶体管(M6)组成的并联电路。