[发明专利]总线接口控制电路

摘要

一种用于分布式过程控制系统的一个模块的接口电路的控制电路，尽管核心子模块的模块总线的结构和协议与外围子模块的PCI总线的结构和协议不相兼容，但它们核心子模块和外围子模块可以通过接口电路进行通信。控制电路包括：模块总线状态和(MBSM)、PCI目标状态机(PTSM)、判优器状态机(ARSM)和地址译码逻辑(ADL)电路。响应于在相应的总线上加到控制电路的来自核心子模块和外围子模块的控制信号，以及由MBSM、PTSM、ARSM和ADL电路产生的控制信号，控制电路确定两个子模块中的哪一个子模块被准许访问接口电路的寄存器，控制电路还授权外围子模块通过接口电路访问核心子模块的存储器。如果两个子模块同时请求访问接口电路，则外围子模块有优先权。如果另一个模块有一个相关的访问请求，则控制电路阻止任何一个子模块连续访问接口电路。

主权项

1、一种用于分布式过程控制系统的一个模块的接口电路的控制电路，所说模块包括一个核心子模块、一个外围子模块、和一个接口电路；接口电路包括一个输入数据多路复用器及接口寄存器；核心子模块具有存储器装置，产生控制和中断信号，并且经过一个具有一结构和一协议的模块总线与接口电路通信；外围子模块产生控制和中断信号，并且经过一个具有和模块总线的结构和协议不兼容的结构和协议的第二总线与接口电路通信；所说控制电路包括：A)用于产生判优器状态机控制信号的判优器状态机装置，用于产生模块总线状态机控制信号的模块总线状态机装置，用于产生第二总线目标状态机控制信号的第二总线目标状态机装置，以及用于产生地址译码逻辑控制信号的地址译码逻辑装置；B)所说判优器状态机装置响应于模块总线状态机控制信号、第二总线目标状态机控制信号、地址译码逻辑控制信号、来自核心子模块的控制信号、和来自外围子模块的控制信号产生判优器状态机控制信号；所说判优器状态机控制信号确定何时核心子模块访问接口寄存器之一、或者何时外围子模块访问接口寄存器之一或者访问核心子模块的存储装置；C)模块总线状态机装置响应于判优器状态机控制信号、第二总线目标状态机控制信号、和来自核心子模块的控制信号产生模块总线状态机控制信号；所说模块总线状态机控制信号允许核心子模块进行访问时从接口电路的接口寄存器之一读出或者写入所说寄存器之一，或者允许外围子模块在访问接口寄存器时、或访问核心子模块的存储装置时从接口寄存器之一读出或者写入所说寄存器之一，或者从核心子模块的存储装置读出或者写入所说的存储装置；所说模块总线状态机控制信号控制这样一些访问的时序，并且，所说模块总线状态机控制信号还控制由外围子模块产生的中断；D)第二总线状态机装置响应于判优器状态机控制信号、模块总线状态机控制信号、和来自外围子模块的控制信号产生第二总线目标状态机控制信号；所说第二总线目标状态机控制信号在需要时允许外围子模块从接口电路的接口寄存器之一读出或向所说寄存器之一写入，或者从核心子模块的存储装置读出或向所说存储装置写入；以及E)地址译码逻辑装置响应于来自核心子模块或外围子模块的，通过输入地址多路复用器发送到地址译码逻辑的地址信号产生地址译码逻辑控制信号，所说地址译码逻辑控制信号识别通过进行访问的子模块读出和写入数据信号的接口电路的接口寄存器或核心子模块的存储装置。