[发明专利]半导体器件及其制造方法无效

专利信息
申请号: 98100193.9 申请日: 1998-02-06
公开(公告)号: CN1152433C 公开(公告)日: 2004-06-02
发明(设计)人: 佐伯贵范 申请(专利权)人: 日本电气株式会社
主分类号: H01L27/108 分类号: H01L27/108;H01L21/8242;G11C11/34;G11C11/404
代理公司: 中科专利商标代理有限责任公司 代理人: 朱进桂;刘晓峰
地址: 日本国*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体器件,其中存储单元固有的步骤数减少到尽可能的值,以实现单元尺寸的减少和抗软件误差的充满性。栅氧化物膜306和电容绝缘膜310是经一步并且是同一层氧化物膜形成步骤形成,栅电极305和电荷保持电极309是经一步并且是同一电极形成步骤形成。电容电极连接的局部互连311和位线连接的局部连接312是经同一互连形成步骤形成,而沿字线方向相邻的有源区303是按一个栅电极305偏置设置的。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1.一种具有动态随机存取存储器的半导体器件,该动态随机存取存储器具有多个各带一个晶体管和一个电容器的存储单元,其特征在于,每个所述的存储单元包括:(a)由同一绝缘层形成的所述晶体管的栅氧化物膜(306)和所述电容器的单一电容绝缘膜(310);(b)所述晶体管的栅电极(305)和所述电容器的电荷保持电极(309),它们通过处理同一导电层而形成,以便给出想要的形状;(c)由用于隔离有源区(304)的绝缘膜(302)覆盖的绝缘区,所述的有源区由长边和短边限定;(d)沟槽(304),所述沟槽通过在用于隔离所述有源区的所述绝缘膜的预定部分设一孔口,而形成在用于隔离所述有源区(303)的绝缘膜(302)覆盖的所述区域内;(e)所述沟槽(304)形成在相邻的栅电极(305)之间;(f)所述沟槽(304)形成在偏离所述有源区(303)的长边方向90°的方向上;(g)所述电容器的电荷保持电极(309)的部分或者全部被埋置在所述沟槽(304)中;以及(h)沿沟道长度方向相互邻近的所述栅电极(305)的所述有源区(303)被邻近的一个栅电极偏置。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/98100193.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top