[发明专利]半导体器件无效
| 申请号： | 98100471.7 | 申请日： | 1998-02-27 |
| 公开（公告）号： | CN1156014C | 公开（公告）日： | 2004-06-30 |
| 发明（设计）人： | 近松圣;渡边寿郎;井上寿明;小濑泰 | 申请（专利权）人： | NEC化合物半导体器件株式会社 |
| 主分类号： | H01L29/772 | 分类号： | H01L29/772;H01L27/04;H01L21/00 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 穆德骏 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件包括：多个第一场效应晶体管(FET)，其栅极条电极形成于半导体衬底主表面上，其漏极和源极形成于栅极条电极两侧的区域；多个第二FET，其栅极条电极形成于半导体衬底的主表面上，其漏极和源极形成于栅极条电极两侧的区域；穿过成对FET之间区域的半导体衬底的主表面和背面的导电层。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
1.半导体器件，其特征在于，包括：多个按第一预定间隔排列的第一场效应晶体管(FET)(20)，其栅极条电极(8a)形成于半导体衬底(1)的主表面上，其漏极(1g)和源极(1e)形成于栅极条电极两侧的区域；多个按第一预定间隔排列的第二FET(20)，其栅极条电极(8a)形成于半导体衬底的主表面上，其漏极(1g)和源极(1e)形成于栅极条电极两侧的区域，所说第一和第二FET按第二预定间隔排列，该间隔窄于第一预定间隔，由此构成成对FET；穿过成对FET之间区域的所说半导体衬底的主表面和背面的导电层(1c)；其中构成所说成对FET的所说第一和第二FET彼此靠近设置，以便它们的漏极彼此相对；其中所说第一和第二FET在其源极的短边方向的区域宽度基本等于所说第一和第二FET在其漏极的短边方向的区域宽度；其中所说第一和第二FET的所有漏极彼此电连接；其中所说第一和第二FET的所有栅极彼此电连接；所说第一和第二FET的所有源极通过所说导电层在所说半导体衬底背面上彼此电连接，及所说的成对FET的每个皆包括形成在所说半导体衬底主表面上并与所说第一和第二FET各自的漏极(1g)的端部共同连接的一个漏极接触(1h)和连接于所述半导体器件的主表面上并分别与所说第一和第二FET各自的源极(1e)的端部连接的两个源极接触(1d)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于NEC化合物半导体器件株式会社，未经NEC化合物半导体器件株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98100471.7/，转载请声明来源钻瓜专利网。
- 上一篇：自对准沟道注入
- 下一篇：MIS半导体器件及其制造方法
- 同类专利
- 专利分类
