[发明专利]能减小寄生电容的半导体器件的制造方法无效
| 申请号： | 98102636.2 | 申请日： | 1998-06-22 |
| 公开（公告）号： | CN1139973C | 公开（公告）日： | 2004-02-25 |
| 发明（设计）人： | 小野笃树 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 穆德骏 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种制造半导体器件的方法包括经过栅极绝缘膜(4)在半导体衬底(1)上形成栅极(5)的步骤和在栅极(5)的侧表面和半导体衬底(1)的上表面上形成第一绝缘膜(7)的步骤。该方法还包括在第一绝缘膜(7)上形成第二绝缘膜的步骤和深腐蚀第一和第二绝缘膜(7，8)以形成栅极(5)的侧壁(7A，8A)的步骤，每个侧壁包括第一和第二绝缘膜(7，8)的层。该方法包括腐蚀侧壁(7A，8A)的第一绝缘膜(7)以保留一部分第一绝缘膜层(7)的步骤。 | ||
| 搜索关键词： | 减小 寄生 电容 半导体器件 制造 方法 | ||
【主权项】：
1.一种制造半导体器件的方法，包括下列步骤：在半导体衬底(1)上的栅极绝缘膜(4)上形成栅极(5)；在所述栅极(5)的侧表面和所述半导体衬底(1)的上表面上形成第一绝缘膜(7)；在所述第一绝缘膜(7)上形成第二绝缘膜(8)；深腐蚀所述第一和第二绝缘膜(7，8)，以形成所述栅极(5)的侧壁(7A，8A)，每个侧壁包括所述第一和第二绝缘膜(7，8)的层；腐蚀所述侧壁(7A，8A)的所述第一绝缘膜(7)，留下一部分所述第一绝缘膜层(7)，从而在所述第二绝缘膜(8)层和所述栅极(5)的所述侧表面之间以及与栅极绝缘膜(4)的端部之间形成凹槽(9)；利用CVD法淀积厚度为60-100nm的氧化层(10)，从而在所述栅极绝缘膜(4)的端部和所述栅极(5)的侧壁的上部分别形成空气隙(11)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98102636.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
