[发明专利]多处理器计算机系统中维护高速缓存相干性的方法和系统无效
| 申请号： | 98105681.4 | 申请日： | 1998-03-23 |
| 公开（公告）号： | CN1142502C | 公开（公告）日： | 2004-03-17 |
| 发明（设计）人： | 雷维·库玛·艾米利;约翰·史蒂文·多德森;杰里·唐·刘易斯 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G06F15/16 | 分类号： | G06F15/16 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 付建军 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了在多处理器计算机系统中维护高速缓存相干性的方法和系统，为此提供了一些新的状态，用来指示上游高速缓存内的区段已经修改而不需执行不必要的低级高速缓存的总线事务。这些新的“U”状态可以指示高速缓存行内哪个区段被修改，或是否高速缓存行受到了可高速缓存写通操作。这种协议作为现有技术的“MESI”高速缓存相干协议的改进来实施的。这种新的协议特别有利于处理分配和置零指令，使得修改高速缓存内的数据(置零)不需要从存储器读取老数据。 | ||
| 搜索关键词： | 处理器 计算机系统 维护 高速缓存 相干性 方法 系统 | ||
【主权项】：
1.一种在具有多个处理单元的多处理器计算机系统中维护高速缓存相干性的方法，每个处理单元具有一个包括至少第一级和第二级高速缓存的高速缓存分级结构，其中第一级高速缓存是第二级高速缓存的上游，所述方法包括下列步骤：将一个第一值装入一个处理单元的一个第一级高速缓存内的一个高速缓存行块，和装入这个处理单元的一个第二级高速缓存内的一个高速缓存行的一个区段；修改该处理单元的第一级高速缓存内的高速缓存行块内的值；以及在该第二级高速缓存指示该第二级高速缓存内高速缓存行的区段在上游已经被修改。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98105681.4/，转载请声明来源钻瓜专利网。
