[发明专利]数字精密鉴相器

摘要

一种数字精密鉴相器,用对基准信号和振荡信号的时间差进行粗、精测完成鉴相。粗测用递增(或递减)计数器将振荡信号分频到基准信号频率,基准信号上升(或下降沿),对分频器总线进行锁存,锁存值的变化反映振荡信号偏离标称频率的大小和方向;精测是把粗测值同分频器总线上的数字比较产生一鉴相脉冲,该鉴相脉冲送入延迟鉴相器延迟0,1D,2D…,(M－1)D产生一串脉冲,它们依次对基准信号采样并锁存,此采样结果即反映基准信号与振荡信号的精细时间差。

主权项

1、一种数字精密鉴相电路，用于检测被测信号与基准信号之间的相位差，其特征是该电路包括：接受VCO振荡器(4)输出的高频信号的可编程同步分频器(5)，所述分频器(5)采用递增(或递减)计数方式，并将VCO振荡器(4)输出的高频振荡信号分频到与基准信号(15)同频，并在计数总线上进行输出位累加(减)计数值，如果是N次分频，则在计数总线上依次循环产生数值为0、1、2、……,N-2,N-1(或其反序)的信号，输入的各基准信号(15)的上升沿(或下降沿)分别在基准计数值寄存器①,②,③,……,中锁存所述的计数总线上依次循环产生的数值，该锁存的数值即为基准计数值，可编程同步分频器(5)的同步信号(17)在计数器归零时产生，与VCO振荡器(4)的信号同步，这样某基准信号的基准计数值就是该基准信号的上升沿(或下降沿)相对于同步信号前沿的时间差，所述时间差的变化就反映同步信号和基准信号之间的相位差漂移，利用所述的时间差控制VCO振荡器(4)的压控电压，达到一般的锁相目的；基准选择电路(13)选通某一基准信号送延迟鉴相器(12)，同时CPU(2)将被选择的基准信号锁存在所述基准计数寄存器的基准计数值读出并写入粗定位寄存器(10)，所述的粗定位寄存器(10)中的数值和计数总线上的数值，通过数字比较器(11)进行比较，产生一鉴相脉冲，所述鉴相脉冲送延迟鉴相器(12)延迟0,D,2D,3D,……,(M-1)D个时间间隔(D为单位延迟间隔)，形成一连串的脉冲(M位)，它们在不同时刻对被选择的基准信号进行采样并锁存，锁存的结果送入相移字寄存器(14)，相移字的结构形如：0,0,…,0,1,1,…,1即为几个连0和几个连1，位数与延迟鉴相器(12)产生的M位脉冲相应，从0到1的跳变处即为对应被选择的基准信号的上升沿，因为相移字相邻位的采样时间差为一个单位延迟间隔D(D仅为几个nS)，由此可知，相移字的0/1位图就表示了被选择的基准信号的上升沿(或下降沿)与同步信号前沿的精细时间差，此精细时间差及其变化，通过CPU(2)进行运算后，送数/模转换器D/A，以控制VCO振荡器(4)的振荡频率，达到精密鉴相的目的。