[发明专利]皇冠型电容结构的制造方法有效
申请号: | 98108712.4 | 申请日: | 1998-05-29 |
公开(公告)号: | CN1121066C | 公开(公告)日: | 2003-09-10 |
发明(设计)人: | 宋建迈 | 申请(专利权)人: | 世界先进积体电路股份有限公司 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242;H01L21/82 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
地址: | 台湾省新竹科*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种在DRAM中制造皇冠形状存储节点结构的STC结构的方法。先在半导体基底上形成一传输栅晶体管。接着沉积第一绝缘层,并将之平坦化。在第一绝缘层上形成存储节点的接触窗口。沉积第一多晶硅层。在第一多晶硅层上沉积第二绝缘层,将之构图,形成一绝缘块,重叠于接触窗口上。沉积一第二多晶硅层。然后使用第一和第二次定时选择性各向异性干蚀刻步骤,以产生多晶硅间隔,形成包围住绝缘块的第一多晶硅层的底部部分。然后去除绝缘块。 | ||
搜索关键词: | 皇冠 电容 结构 制造 方法 | ||
【主权项】:
1.一种在半导体基底上制造具有皇冠型存储节点结构的堆叠电容器结构的方法,包括下列步骤:(1)提供一个传输栅晶体管;(2)在前述的传输栅晶体管上沉积第一绝缘层;(3)在前述的第一绝缘层上形成存储节点接触窗口,以露出前述的传输栅晶体管的源极与漏极;(4)在前述的第一绝缘层沉积第一多晶硅层,并完全填满前述的存储节点接触窗口;(5)在前述的第一多晶硅层上沉积一第二绝缘层,以在前述的第一多晶硅层上形成一个绝缘块,并直接重叠在前述的存储节点接触窗口;(6)沉积一层第二多晶硅层,在前述的绝缘块的周边形成多晶硅间隔;(7)去除前述的第一多晶硅层未被前述的绝缘块所覆盖的区域的上半部分,以在前述的第一绝缘层未被前述的绝缘块所覆盖的区域上留下前述的第一多晶硅层的薄的底部部分,并且保留前述的绝缘块和所附属的前述的多晶硅间隔,重叠于未被蚀刻的第一多晶硅形状上;(8)去除前述的绝缘块;(9)从前述的第一绝缘层上去除前述的第一多晶硅层的薄的底部部分,以导致由前述的第一多晶硅形状向上突出的前述的多晶硅间隔所组成的皇冠型存储节点结构;(10)在前述的皇冠型存储节点结构上形成一层电容器介电层;以及(11)在前述的电容器介电层上形成多晶硅上层电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于世界先进积体电路股份有限公司,未经世界先进积体电路股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/98108712.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造