[发明专利]半导体集成电路无效

专利信息
申请号: 98109259.4 申请日: 1998-04-21
公开(公告)号: CN1113394C 公开(公告)日: 2003-07-02
发明(设计)人: 浅野伸太郎 申请(专利权)人: 日本电气株式会社
主分类号: H01L21/30 分类号: H01L21/30;H01L21/31;H01L21/768
代理公司: 中国专利代理(香港)有限公司 代理人: 叶恺东,王忠忠
地址: 暂无信息 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 通过排除由SOG溶液引起的、因来自外部的水分浸入发生的功能故障,维持半导体集成电路的可靠性。在半导体芯片(5)的第一布线层上形成的下层基片布线(6),在该半导体芯片(5)外周的划片线区(8)附近,按包围半导体芯片(5)的形式配置,在邻接的下层基片布线(6)之间,设置用于把SOG溶液向外赶出的间隙(1)。这些下层基片布线(6),通过汇合通孔接触与上层基片布线连接,但在SOG溶液涂敷中,通过这些间隙(1)把SOG溶液向外赶出,由此,可事先防止起因于所述下层基片布线(6)的台阶部分的残留SOG溶液产生的氧化硅膜、因通孔接触的水分浸入导致的布线腐蚀的发生,可保持半导体集成电路的功能和可靠性。
搜索关键词: 半导体 集成电路
【主权项】:
1.一种半导体集成电路,它至少包括下层基片布线层(6)和上层基片布线层(4),所述下层基片布线层(6)和所述上层基片布线层(4)通过其间形成的层间绝缘膜(13)而彼此分开,所述层间绝缘膜的上表面涂敷有硅化合物绝缘膜(14),是通过涂敷硅化合物的有机溶液而形成的,其特征在于,位于预定的划片线区(8)中的所述下层基片布线层被分成多个彼此通过间隙(1)而分开的段,所述间隙(1)设置在多个不同位置,并且在施加硅化合物的所述有机溶液时允许所述硅化合物的所述有机溶液通过所述间隙。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/98109259.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top