[发明专利]减小时钟信号和数据信号间失真的集成电路、系统和方法无效

专利信息
申请号: 98115410.7 申请日: 1998-04-23
公开(公告)号: CN1086521C 公开(公告)日: 2002-06-19
发明(设计)人: 寺田裕;赤松宽范 申请(专利权)人: 松下电器产业株式会社
主分类号: H03D3/24 分类号: H03D3/24
代理公司: 永新专利商标代理有限公司 代理人: 蹇炜
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体集成电路包括减少时钟信号和数据信号之间第一相差的相差减少电路;和接收减少了时钟信号和数据信号之间的第一相差的数据信号的电路。
搜索关键词: 减小 时钟 信号 数据 失真 集成电路 系统 方法
【主权项】:
1.一种半导体集成电路,包括:减少时钟信号和数据信号之间第一相差的相差减少电路;以及接收减少了时钟信号和数据信号之间的第一相差的数据信号的电路;其中相差减少电路包括:确定减少时钟信号和虚拟图形信号之间的第二相差的第一延迟量的延迟量确定电路;以及根据第一延迟量延迟时钟信号和数据信号中一个的可变延迟电路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社,未经松下电器产业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/98115410.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top